SU1109751A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр адреса , три элемента ИЖ, первый и второй счетчики, дешифратор адреса, блок пам ти микрокоманд, три элемента И, генератор тактовых импульсов, регистр микроопераций, причем группа входов первого элемента ИЛИ  вл етс  группой входов логических условий устройства, выход первого элемента ИЛИ соединен с первым входом группы информационных входов регистра адреса, остальные входы группы информационных входов которого соединены с выходами адресного кода блока пам ти микрокоманд , выходы кода микроопераций которого через регистр микроопераций соединены с управл ющими выходами устройства , выходы кода числа блокируемых тактовых импульсов блока пам ти соединены с информационными входами первого счетчика, вычитающий вход которого соединен с выходами первого элемента И, первый вход которого соединен с выходом второго элемента ИЛИ и через элемент НЕ с первым входом второго элемента И, группа входов второго элемента ИЛИ соединена с группой информационных выходов первого счетчика, второй вход первого элемента И соединен с выходом генератора тактовых импульсов и с вторым входом второго элемента И, выход которого соединен со стробирующин входом дешифратора адреса, группавходов и группа выходов которого соответственно соединены с группой информационных выходов второго счетчика и с группой адресных входов блока пам ти микрокоманд , суммирующий, вход второго счетчика соединен с выходом третьего элемента И, отличающеес  тем, что, с целью расширени  области применени  за счет реализации возможности асинхронной вьщачи управл ющих сигналов, оно дополнительно содержит два элемента задержки, мультиплексор, одновибратор и триггер, причем выход триггера соединен с первым входом третьего элемента И и с третьим вхо дом второго элемента И, второй вход третьего элемента И через первый элемент задержки соединен с выходом второго элемента И, вход установки СО в О триггера соединен с выходом уп ел равлени  формированием адреса микрокоманды блока пам ти микрокоманд и с входом одновибратора, выход которого соединен с первьм управл ющим входом мультиплексора и через второй элемент задержки - с входом установки в О регистра адреса, группа выходов которого соединена с первой группой информационных входов мульти плексора , второй управл ющий вход которого  вл етс  входом -управлени  началом работы устройства, втора  группа информационных входов мультиплексора  вл етс  группой входов кода

Description

начальной микрокоманды устройства, счетчика и с группой входов третьегруппа выходов мультиплексора соедиг го элемента ИШ1, выход которого соенена с группой информационных входов динен с входом установки в 1 триггера.

1109751

Изобретение относитс  к вычислительной технике и может быть использовано в качестве управл ющего устройства с программируемой логикой в ЭВМ общего и специального назначени .

Известно микропрограммное устройство управлени , содержащее генератор тактовых импульсов, группу счетчиков , группу триггеров, элемент И, регистр адреса, элемент задержки, блок пам ти, регистр микрокоманд, дешифраторы, которое обеспечивает переменный микротакт, переход  в следующее состо ние после выполнени  самой длинной микрооперации в текущей микрокоманде 1.

Недостатком устройства  вл етс  узка  область применени , обусловленна  невозможностью выполнени  микроопераций с произвольными моментами начала и длительностью в микротакте.

Известно также микропрограммное устройство управлени , содержащее блок пам ти микрокоманд,- счетчик адреса, дешифратор адреса, регистр микрокоманд, счетчик тактов, блок пам ти микроопераций, дешифратор микроопераций, группы элементов И, элемент ИЛИ 23.

Недостатком указанного устройства  вл етс  узка  область применени , обусловленна  выполнением микроопераций за один микротакт и невозможностью выполнени  микроопераххий с произвольными моментами начала и длительностью в микротакте.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  микропрограммное устройство управлени , содержаще последовательно соединенные первьй регистр адреса., первый-дешифратор, первый блок пам ти, второй регистр- адреса и первый блок элементов И, второй вход которого  вл етс  входом логичес ких условий устройства, а выход соединен с входом первого регистра адреса , генератор тактовых импульсов, элемент ИЛИ, счетчик, выход которого соединен с входом дешифратора, второй , третий и четвертый блоки пам ти , второй, третий и четвертый дешифраторы , третий и четвертый регистры адреса, группу счетчиков, узел коммутации моментов начала микроопераций , группу блоков элементов И, первый , второй и третий элементы И, группу элементов ИЛИ, элемент НЕ, причем перв1йй выход генератора тактовых импульсов подключен к первому входу первого элемента И, второй вхо которого подключен через элемент НЕ к выходу элемента ИЛИ и к первому входу второго элемента И, выход первого элемента И соединен с управл ющими входами первого, второга, третьего и четвертого дешифраторов, информационные входы второго, третьего четвертого дешифраторов соединены соответственно с вторым, третьим, четвертым выходами первого регистра адреса, а выходы через второй, третий , четвертьпЧ блоки пам ти - с первым выходом устройства, входами третьего и четвертого регистров адреса соответственно, выходы разр дов, кроме последнего третьего регистра адреса , соединены с первыми входами узла коммутации моментов начала микроопераций , вторые входы которого соединены с выходами дешифратора импульсов , а выходы узла коммутации соединены с первыми входами группы блоков элементов И, вторые входы которых соединены с выходами четвертого регистра адреса, а выходы - с информационными входами группы счечиков , выходы которых групу элементов ИЛИ подключены к второму выходу устройства и к входам элемента ИЛИ, второй выход генератора импульсов соединен с первым входом трет| его элемента И, второй вход, которого под лючен к выходу последнего разр да третьего регистра адреса, а выход - к счетному входу счетчика и к второму входу элемента И, выход которого соединен с вычитающими входани группы счетчиков 3. Недостатком известного устройства  вл етс  узка  область применени . При формировании микроопераций с про . извольньми моментами начала и длиIтельноетью в микротакте известное устройство не позвол ет выдавать несколько микроопераций с одного выход за врем  выдачи одной длинной микр операции с другого выхода. Оно не no вол ет формировать микрооперации с длительностью, превьппающей длительность микротакта. Крсже того, во врем  выборки приз наков микроопераций из блоков пам ти на объект управлени  не выдаетс  полезной информации, что в значитель ной степени снижает быстродействие известного устройства и ограничивает область его применени . Задание в блоке пам ти кодов длительности микроопераций влечет за собой большой объем оборудовани  дл  дополнительного хранени  кода на выходе устройства и разворачивани  его во временную последовательность. Это снижает в конечном счете функциональ ные возможности и быстродействие за счет временной задержки сигналов на элементах и приводит к увеличению внутреннего цикла работы устройства. Цель изобретени  - расширение области применени  за счет реализации возможности асинхронной вьдачи управл ющих сигналов. Поставленна  цель достигаетс  тем что в устройство, содержащее регистр адреса, три элемента ИЛИ, первый и второй с 1етчики, дешифратор адреса, блок пам ти микрокоманд, три элемента И, генератор тактовых импульсов, регистр микроопераций, причем группа входов первого элемента ИЛИ  вл етс  группой входов логических условий устройства, выход первого элемен та ИЛИ Соединен с первым входом груп пы информационных входов регистра адреса, остальные входы группы инфор мационных входов которого соединены с выходами адресного кода блока пам ти .микрокоманд, выходы кода микроопераций которого через- регистр микроопераций соединены с управл ющими выходами устройства, выходы кода числа блокируемых тактовых импульсов блока пам ти соединены синформацион- ными входами первого счетчика, вычитающий вход которого соединен с выходами первого элемента И, первый вход которого соединен с выходом второго элемента ИЛИ и через элемент НЕ с первым входом второго элемента И, группа входов второго злемента ИЛИ соединена с группой информационных выходов первого счетчика, второй вход первого элемента И соединен с выходом генератора тактовых импульсов и с вторым входом второго элемента И, выход которого соединен со стробирующим входом дешифратора адреса, груп|па входов и группа выходов которого соответственно соединены с группой информационных выходов второго счетчика и с группой адресных входов блока пам ти микрокоманд, суммирующий вход второго счетчика соединен с выходом третьего элемента И, дополнительно введены два элемента задержки, мультиплексор, одновибратор и триггер, причем выход триггера соединен с первым входом третьего элемента И и с третьим входом второго элемента И, второй вход третьего элемента И через первый элемент задержки соединен с выходом второго элемента И, вход установки в О триггера соединен с выходом управлени  формировани  адреса микрокоманды блока пам ти микрокоманд и с входом одновибратора, выход которого соединен с первым управл ющим входом мультиплексора и через второй элемент задержки - с входом установки в О регистра адреса, группа выходов которого соединена с первой группой информационных входов мультиплексора, второй управл ющий вход которого  вл етс  входом управлени  началом работы устройства, втора  группа информационных входов мультиплексора  вл етс  группой входов кода начальной микрокоманды устройства , групп.а выходов мультиплексора соединена с группой информацион-. ных входов второго счетчика и с группой входов третьего элемента ИЛИ, выход которого соединен с входом установки в 1 триггера. Сущность изобретени  состоит в том, что управл ющие сигналы, вьдаваемые микропрограммными устройствами управлени , характеризуютс  начаS11 лом, длительностью и концом выдачи. Каждый из этих признаков может быть закодирован в блоке пам ти. В предла гаемом устройстве, в отличие от известных , примен етс  кодирование начала и конца управл ющего импульса Сам импульс формируетс  счетным триг гером регистра микроопераций в процессе двух выборок из блока пам ти устройства. По первому сигналу из блока пам т счетный триггер переходит к единично состо ние и начинает вьщавать управл ющий импульс, по второму сигналу триггер возвращаетс  в исходноесоето ние и управл ющий импульс прерываетс . Такое кодирование с применением счетных триггеров позвол ет орг низовать асинхронну о вьщачу сигналов управлени  не только во врем  выполнени  одной микрокоманды или микротакта , но и в пределах всей микропрограммы . Одна микрокоманда в блоке пам ти может хранить как признаки начала, так и признаки конца микроопераций , а также признак отсутстви  смены состо ни  счетного триггера. Микрокоманды выбираютс  по мере необ ходимости изменени  управл ющих сиг1налов . В один и тот же момент могут задаватьс  как окончание выполнивших с  микроопераций, так и начало выпол нени  очередных микроопераций. При этом управл ю;щие сигналы на третьей группе выходов могут оставатьс  без изменени  ввиду отсутстви  воздействи  на счетньй вход триггера регистра микроопераций. Так как начало и конец сигнала управлени  задшотс  в различных микрокомандах, то его . длительность может быть произвольной в предела:; микропрограммы. Наименьша  длительность управл ющего сигнала равна наименьшей выполн емой в операционном устройстве микроопе-. рации и зависит только от быстродействи  выбранной элементной базы микропрограммного устройства управлени  Дл  блокировок, например запрещени  прерывани  выполн емой микропрограммы , длительность определенного управ л ющего сигнала может быть равна вре мени выполнени  всей микропрограммы. За врем  выполнени  подобных длинных микрооперации на регистре микро операций может сменитьс  несколько микрокоманд, кажда  из которых на одном или нескольких выходах может последовательно начинать и заканчи1 вать вьщачу коротких или средних по длительности управл ющих импульсов микроопераций, за счет чего организуетс  асинхронный режим работы устройства. Выборка очередной микрокоманды совмещаетс  со временем выполнени  предьщущей микрокоманды, чем обеспечиваетс  непрерывна  выдача микроопераций и значительное повышение быстродействи  устройства. Кроме того, независима  вьщача управл ющих сигналов с каждого выхода позвол ет оптимизировать во времени выполнение групп линейных последовательностей микрокоманд и объединить их в отдельные микроподпрограммы с присвоением одного адреса, причем производить выполнение микропрограммы в режиме естественной адресации, а переходы между микроподпрограммами - в режиме принудительной адресации. На чертеже приведена функциональна  схема микропрограммного устройства управлени . Устройство содержит первый элемент ИЛИ 1, регистр 2 адреса с входами 2.1 (труппа информационных входов), на которые поступает немодифицируема  часть адресного кода,2.2первый группы информационных входов , на который поступает модифицируема  часть адресного кода, регистр 3 микроопераций, второй элемент 4 задержки , одновибратор 5, мультиплексор 6 с входами 6.1 (перва  группа информационных входов), 6.2 (первый управл ющий ), (втора  группа информационных входов), 6.4 (второй управл ющий вход), счетчик 7 адреса , дешифратор 8 адреса, блок 9 пам ти микрокоманд с выходами 9.1 (выходы адресного кода), 9.2 (выходы кода микроопераций), 9.3 (выход управлени  формировани  адреса микрокоманды ) , 9.4 (выходы кода числа блокируемых тактовых импульсов), третий элемент ИЛИ 10, триггер 11, третий элемент И 12, второй элеент И 13, первый элемент 14задержки , генератор 15-тактовых импульсов, первьй элемент И 16, счетчик 17, торой элемент ИЛИ 18, элемент НЕ 19, ход 20, логических условий устройста , вход 21 кода начальной микрокоанды устройства, входв 22 управлени  ачалом работы устройства, управл юие выходы 23 устройства. 7 . 1 Назначение основных функциональны элементов микропрограммного устройст ва управлени  состоит в следующем. Блок 9 пам ти предназначен дл  хра нени  кодов признаков начала и конца вьтолнени  микроопераций в микроподпрограмме , кода числа блокируемых тактовых импульсов, преп тствующего изменению управл ющих сигналов на вы ходах 23 устройства, а также немодифйцируемых частей кодов адресов микроподпрограмм . Мультиплексор 6 разрешает передачу адреса в счетчик 7 адреса из регистра 2 адреса либо с входа 21 устройства в соответствии с управл ющим сигналами, поступающими на входы 6.2 и 6.4 мультиплексора. Счетчик 7 адреса осуществл ет последовательную выборку адресов мик роподпрограммы в режиме естественной адресации, а счетчик 17 предназначен дл  хранени  кода числа блокируемых тактовых импульсов микроопераций. Генератор 15 тактовых импульсов служит дл  формировани  импульсов, синхронизирующих процесс функционировани  устройства. Регистр 2 адреса служит дл  хране ни  адреса очередной микроподпрограм мы и его модификации при принудитель ной адресации. Второй элемент 4 задержки служит дл  сброса содержимого регистра 2 адреса. Одно вибратор 5 служит дл  управле ни  работой мультиплексора 6. Триггер 11 и первый элемент 14 задержки управл ют процессом выборки из блока 9 пам ти и формированием адреса в счетчике 7 адреса. В исходном состо нии элементы пам ти устройства наход тс  в нулевом состо нии. Устройство работает следующим образои . С входа 21 устройства на информационные .входы 6.3 мультиплексора 6 поступает код операции, представл ющий код начальной микрокоманды микро подпрограммы. Одновременно с этим с входа 22 на второй управл ющий вход 6.4 мультиплексора 6 поступает сигнал Начало работы. По этому сигналу код операции через мультиплексор 6 поступает в йчетчик 7 адреса и параллельно на Влод.ы элемента ИЛИ 10. На выходе элемента ИЛИ 10 формируетс  высокий 1 потенциал, который, поступа  на вход триггера 11, устанавливает его в 1, после чего сигнал Начало работы снимаетс . Единица с выхода триггера 11 подаетс  на элементы И-12 и 13 и разрешает прохождение через них тактовых импульсов с генератора 15 (счетчик 17 находитс  в нулевом состо нии и на выходе элемента НЕ 19 имеетс  сигнал, разрешающий, прохождение тактовых импульсов через элемент И 13). Первый тактовый импульс с выхода генератора 15 через элемент И 13 поступает на стробирующий вход дешифратора 8 адреса и производит выборку из блока 9 пам ти. Из блока 9 пам ти считываетс  немодифицируема  часть кода адреса очередной Микроподпрограммы, котора  с выхода 9.1 блока 9 поступает на входы 2.1 регистра 2 адреса. Код микроопераций первой микрокоманды с выходов 9.2 блока 9 пам ти поступает в регистр 3 микроопераций на четные входы Т-триггеров, устанавлива  соответствующие из них в единичное состо ние, чем задаетс  начало выдачи определенной совокупности управл ющих сигналов на выход 23 устройства . Конец каждого из них, осуществл емый переводом Т триггера в нулевое состо ние, может быть задан в любой из последующих микрокоманд микропрограммы. Врем  задержки элемента 14 равно времени длительности тактового импульса , поэтому в момент прекращени  воздействи  тактового импульса на стробирующий вход дешифратора 8 адреса с выхода элемента 14 задержки через элемент И 12 на суммирующий вход счетчика 7 адреса поступает сигнал, увеличива  его содержимое на единицу. После этого второй тактовьй импульс разрешает выборку из блока 9 пам ти очередной микрокоманды , содержащей только код микроопераций . Эта микрокоманда одновременно может закончить вьщачу части управл ющих сигналов, оставив другую чгсть выдаваемых сигналов без изменени , и путем воздействи  на счетные входы триггеров регистра 3 начать выполнение новых микроопераций. Одновременно окончание одних и начало выдачи других микроопераций позвол ет устранить непроизводительные затраты времени на смену микрокоманд в регистре микроопераций, а возможность не прерывать управл ющий сигна при смене микрокоманд обеспечивает произвольную длительность этого сигнала ь пределах микропрограм ш. Така  организаци  работы устройст за предполагает выборку из блока 9 пам ти микрокоманд только в необходи мые моменты, времени, когда требуетс  изменение выходных сигналов. Если в течение нескольких тактов генера- тора 15, начина ; с (h+1)-го такта, не требуетс  не прерывать и не начинать микрооперации, то в микрокоманде , выполн емой в п-м такте, задает с  код числа блокируемых тактовых импульсов. После выбора микрокоманды из блока 9 пам ти код числа блокируемых тактовых импульсов с выхода 9.4 блока 9 поступает на информационные входы счетчика 17 и через элемент ИЛИ 18, элемент НЕ 19 запрещает прохождение тактовых импульсов че рез элемент И 13. Одновременно сигнал с выхода элемента ИЛИ 18 поступает на вход элемента И 16, разреша  прохождение через него тактовых импульсов с генератора 15 на вычитак)щи вход счетчика 17. В (n+l)-м такте работы устройства выборки микрокоман ды из блока 9 пам ти не происходит, а импульс с генератора 15, поступа  через элемент И 16 на вычитающий вход счетчика 17, уменьшает его содержимое на единицу. После обнулени  счетчика 17 на выходе элемен та ИЛИ 18 устанавливаетс  низкий потенциал , которьй через элемент НЕ 19 разрешает прохождение очередного так тового импульса через элемент И 13. Одновременно низкий потенциал с выхо да элемента ИЛИ 18 запрещает прохождение тактовых импульсов с генератора 15 на вычитаю1ций вход счетчика 17 через элемент И 16. Схема блокировки тактовых импульсов позвол ет исключить хранение в блоке 9 пам ти пустых микрокоманд. Линейна  последовательность микро команд выполн етс  устройством в режиме естественной адресации, т.е. каждой последующей выборке из пам ти предшествует увеличение содержимого счетчика адреса на единицу. Это позвол ет не хранить в блоке 9 пам ти адресные части всех микрокоманд, а следовательно, и уменьшить его объем Переходы между микроподпрограммами , т.е. переходы по логическим услови м осуществл ютс  следуюпщм образом С регистра 3 микроопераций п --и микрокомандой задаетс  микроопераци  опроса устройства, от состо ни  которого зависит ветвление в микропрограм|ме . Сигнал с опрошенного устройства поступает на вход 20 микропрограммного устройства управлени  и через элемент ИЛИ 1 устанавливает триггер (вход 2.2) регистра 2 адреса в единицу, Если сигнала с опрашиваемого устройства не поступило, состо ние моди фицируемого разр да регистра 2 адреса остаетс  нулевым и таким образом формируетс  второй возможный адрес перехода. В (п+1)-и микрокоманде, соответствующей последней микрокоманде микроподпрогра1Ф1ы, задаетс  конец микрооперации опрашиваемого устройства и сигнал управлени  перезаписью сформированного адреса из регистра 2 адреса в счетчик 7 адреса. После выборки из пам ти 7п+1)-й микрокоманды управл ющий сигнал с выхода 9.3 блока 9 пам ти поступает на .вход установки а О триггера 11, устанавлива  его в нулевое состо ние, и на вход одновибратора 5. Нулевой потенциал с выхода триггера 11 запрещает прохождение тактовых имцульсов с генератора 15 через элементы И 12 и 13. В результате этого увеличение содержимого счетчика 7 адреса на единицу будет блокировано. Одновибратор 5 под воздействием управл кщего сигнала на его входе формирует импульс, длительность которого равна времени перезаписи-адреса из регистра 2 адреса в счетчик 7 адреса . Этот импульс с выхода одновибратора 5 поступает на управл ющий вход 6.2 мультиплексора 6, разреша  перезапись адреса очередной микроподп1юграм о 1 , и через элемент 4 задержки поступает на вход установки в О регистра 2 адреса, сбрасыва  его содержимое после перезаписи адреса. Параллельно с перезаписью адреса в счетчик 7 адреса код адреса через элемент ИЛИ 10 устанавливает триггер 11 в 1. Сигнал выхода триггера 11 поступает на элементы И 12 и 13 и вновь разрешает генератору 15 тактовых импульсов производить последовательную выборку микрокоманд микроподпрограммы. Заметим, что переход по логическим услови м вызываетс  не всей совокупностью устройств управл емого объекта, а отдельными его част ми, например

сумматором, поэтому нет необходимости прекращать выдачу управл ющих сигналов в остальные части объекта, что и реализовано в управл ющем устройстве , В то врем , когда микропрограммное устройство управлени  переходит к другой микроподпрограмме, управл ющие сигналы не выдаютс  на те устройства, от которых зависит этот переход, но вьщача их не прекращаетс  дл  части управл емого объекта. Эти особенности должны быть учтены при программировании управл ющей пам ти микропрограммного устройства управлени .

Дл  программ с большим количеством ветвлений возможности устройства позвол ет организовать чисто принудительный режим адресации следующим образом. Группа микроопераций реализуетс  двум  микрокомандами, перва  из которых содержит адресную часть и операционную часть, задающую начало выполнени  микроопераций. Втора  микрокоманда содержит операционную часть, задающую конец выполн емых микроопераций и управл ющий сигнал перезаписи адреса из регистра 2 адреса в счетчик 7 адреса. При этом работа устройства организуетс  так же, и было описано. Использование же естественной адресации при линейной последовательности микрокоманд позвол ет значительно сократить общее врем  выполнени  микроподпрограммы за счет рационального размещени  во времени выполн емых микроопераций . Это обеспечиваетс  новыми возможност ми устройства, одновременно начинать одни и заканчивать другие микрооперации,а также свойством сохранени  сигнала на выходе устройства при смене микрокоманд.

Окончание работы устройства после выполнени  микропрограммы задаетс  программным способом. Последн   микроподпрограмма осуществл ет переход к микрокоманде с нулевой адресной частью и единственным управл ющим признаком в операционной части. После выборки КЗ пам ти управл ющий сигнал с выхода 9.3 блока 9 пам ти устанавливает триггер 11 в нулевое состо ние , чем блокируютс  последующие сигналы обращени  к пам ти, и запускает одновибратор 5. Одновибратор 5 разрешает перезапись адреса через мультиллексор 6 из регистра 2 в счетчик 7. Но так как код адреса нулевой , то он, пройд  элемент ИЛИ 10, не может установить триггер 11 в единичное состо ние, что сохран ет блоkиpoвкy тактовых импульсов генератора 15. Устройство ждет прихода нового кода операций и сигнала Начало работы.

Таким образом, асинхронна  выдача сигналов управлени  улучшает технические характеристики предлагаемого устройства и расшир ет область .его применени .

m

20

27

23

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр адреса, три элемента ИЛИ, первый и второй счетчики, дешифратор адреса, блок памяти микрокоманд, три элемента И, генератор тактовых импульсов, регистр микроопераций, причем группа входов первого элемента ИЛИ является группой входов логических условий устройства, выход первого элемента ИЛИ соединен с первым входом группы информационных входов регистра адреса, остальные входы группы информационных входов которого соединены с выходами адресного кода блока памяти микрокоманд, выходы кода микроопераций которого через регистр микроопераций соединены с управляющими выходами устройства, выходы кода числа блокируемых тактовых импульсов блока памяти соединены с информационными входами первого счетчика, вычитающий вход которого соединен с выходами первого элемента И, первый вход которого соединен с выходом второго элемента ИЛИ и через элемент НЕ с первым входом второго элемента И, группа входов второго элемента ИЛИ соединена с группой информационных выходов первого счетчика, второй вход первого элемента И соединен с выходом генератора тактовых импульсов и с вторым входом второго элемента И, выход которого соединен со стробирующим входом дешифратора адреса, группа'входов и группа выходов которого соответственно соединены с группой информационных выходов второго счетчика и с группой адресных входов блока памяти микрокоманд, суммирующий вход второго счетчика соединен с выходом третьего элемента И, отличающееся тем, что, с целью расширения области применения за счет реализации возмож- § ности асинхронной вьщачи управляющих сигналов, оно дополнительно содержит два элемента задержки, мультиплексор, одновибратор и триггер, причем выход триггера соединен с первым входом третьего элемента И и с третьим' вхо дом второго элемента И, второй вход третьего элемента И через первый элемент задержки соединен с выходом второго элемента И, вход установки в О'· триггера соединен с выходом управления формированием адреса микрокоманды блока памяти микрокоманд и с входом одновибратора, выход которого соединен с первьм управляющим входом мультиплексора и через второй элемент задержки - с входом установки в 0 регистра адреса, группа выходов которого соединена с первой группой информационных входов мультиплексора, второй управляющий вход ^которого является входом управления началом работы устройства, вторая группа информационных входов мультиплексора является группой входовкода начальной микрокоманды устройства, группа выходов мультиплексора соедит йена с группой информационных входов счетчика и с группой входов третьего элемента ИЛИ, выход которого соединен с входом установки в 1 триггера