[go: up one dir, main page]

SU824824A1 - Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления - Google Patents

Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления

Info

Publication number
SU824824A1
SU824824A1 SU2879677/25A SU2879677A SU824824A1 SU 824824 A1 SU824824 A1 SU 824824A1 SU 2879677/25 A SU2879677/25 A SU 2879677/25A SU 2879677 A SU2879677 A SU 2879677A SU 824824 A1 SU824824 A1 SU 824824A1
Authority
SU
USSR - Soviet Union
Prior art keywords
construction
integrated circuits
manufacturing integrated
combined insulation
insulation
Prior art date
Application number
SU2879677/25A
Other languages
English (en)
Inventor
Н.М. Манжа
А.И. Одиноков
В.Н. Кокин
А.Р. Назарьян
Ю.Д. Чистяков
Original Assignee
Н.М. Манжа
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Н.М. Манжа filed Critical Н.М. Манжа
Priority to SU2879677/25A priority Critical patent/SU824824A1/ru
Application granted granted Critical
Publication of SU824824A1 publication Critical patent/SU824824A1/ru

Links

Landscapes

  • Treatment And Processing Of Natural Fur Or Leather (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

1. Конструкция интегральных схем с комбинированной изоляцией, содержащая транзисторы и резисторы, изготовленные в областях, изолированных локальными областями, легированными примесью противоположной скрытому и эпитаксиальному слоям типом проводимости, и диэлектриком, отличающаяся тем, что, с целью повышения степени интеграции и процента выхода годных схем, боковая диэлектрическая изоляция транзисторных структур состоит из двух слоев диэлектрика, пересекающих эпитаксиальный слой и касающихся локальной области, между которыми расположен эпитаксиальный слой с легированной областью резисторной структуры.2. Способ изготовления интегральных схем с комбинированной изоляцией по п.1, включающий операции формирования диэлектрической изоляции, фотолитографии, травления, диффузии, эпитаксии и металлизации, отличающийся тем, что на подложке в местах создания диэлектрической изоляции локально формируют диэлектрическую пленку, являющуюся маской при проведении операции диффузии скрытого слоя, выращивают эпитаксиальный слой, который полностью вытравливают в местах расположения диэлектрической пленки, осуществляют подлегирование боковых стенок полученных канавок примесью противоположного типа проводимости эпитаксиальной пленке и их окисление, стравливают локальную диэлектрическую пленку, проводят легирование дна канавки примесью одного с подложкой типа проводимости, заполняют канавки эпитаксиальным выращиванием кремния p-типа на глубину, обеспечивающую планарность полученных изолированных областей и диэлектрической изоляции при последующем окислении.3. Способ по пп. 1 и 2, отличающийся тем, что в образовавшихся эпитаксиальных изолированных областях формируют структуры интегральных схем.4. Способ по пп.1 и 2, отличающийся тем, что после окисления эпитаксиальных изолированных областей вскрывают последовательно окна к базовой (эмиттерной) и локальной областям, а их легирование осуществляют одновременно для создания базовой (эмиттерной) и резистивной областей.
SU2879677/25A 1980-02-11 1980-02-11 Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления SU824824A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2879677/25A SU824824A1 (ru) 1980-02-11 1980-02-11 Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2879677/25A SU824824A1 (ru) 1980-02-11 1980-02-11 Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления

Publications (1)

Publication Number Publication Date
SU824824A1 true SU824824A1 (ru) 1996-03-27

Family

ID=60516867

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2879677/25A SU824824A1 (ru) 1980-02-11 1980-02-11 Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления

Country Status (1)

Country Link
SU (1) SU824824A1 (ru)

Similar Documents

Publication Publication Date Title
BR8104010A (pt) Circuitos integrados auto-alinhados e metalizados e respectivo metodo de obtencao
DE3172502D1 (en) Saturation-limited bipolar transistor circuit structure and method of making
GB2168845B (en) Bipolar transistor integrated circuit and method of manufacturing the same
EP0068111A3 (en) Cathode structure and method of making the same
SU824824A1 (ru) Конструкция интегральных схем с комбинированной изоляцией и способ их изготовления
SU1193950A1 (ru) Способ изготовления микроканальных пластин
GB2085871B (en) New 3-substituted-2-propenimidamides and method of manufacturing the same
SU1195862A1 (ru) Способ изготовления интегральных схем
SU1216940A1 (ru) Способ получения изопрена
SU980465A1 (ru) Способ возведения искусственного острова на акватории
SU1135378A1 (ru) Способ изготовления биполярных интегральных транзисторов
SU952051A1 (ru) Способ изготовления интегральных схем
SU1060066A1 (ru) Способ изготовления интегральных схем с боковой диэлектрической изоляцией
SU1225426A1 (ru) Полупроводниковый прибор и способ его изготовления
SU1111634A1 (ru) Способ изготовления изоляции элементов интегральных схем
SU1192263A1 (ru) Способ изготовления бриллианта фантазийной формы
SU1162200A1 (ru) Способ получения смеси метилхлорсиланов
SU1208765A1 (ru) Способ получения производных феноксифенилмочевины
SU760837A1 (ru) Способ изготовления полупроводниковых интегральных схем
SU705934A1 (ru) Способ изготовления интегральных схем
SU955654A1 (ru) Фтороксиды графита и способ их получения
SU1128694A1 (ru) Способ изготовления высокотемпературного тензорезистивного элемента
SU758971A1 (ru) Способ изготовления полупроводниковых приборов
SU1264575A1 (ru) Способ иммобилизации клеток
SU745298A1 (ru) Способ изготовления транзисторных структур