SU1060066A1 - Способ изготовления интегральных схем с боковой диэлектрической изоляцией - Google Patents

Abstract

СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ С БОКОВОЙ ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ, включающий операции формирования сплошного скрытого слоя, наращивания эпитакисального слоя, формирования окисла кремния, фотолитографии, травления, формирования диэлектрической изоляции, диффузии и металлизации, отличающийся тем, что, с целью повышения степени интеграции и процента выхода годных интегральных схем, после формирования окисла кремния производят нанесение поликристаллического кремния и под защитой фоторезиста производят травление поликристаллического кремния, окисла кремния, эпитаксиального слоя, сплошного скрытого слоя и подложки на глубине ниже границы области объемного заряда данной части p-n-перехода: n-скрытый слой - подложка, после чего вытравленные канавки заполняют азотированным кремнием при пониженном давлении до планарности последнего по всей поверхности, затем удаляют азотированный кремний до планарности с изолированными областями, а в полученных изолированных областях формируют активные и пассивные элементы интегральных схем.2. Способ по п.1, отличающийся тем, что на дне канавки формируют противоканальные области.3. Способ по п.1, отличающийся тем, что осаждение азотированного кремния производят при пониженном давлении 70 - 266 Па с использованием моносилана (расход 90-110 л/ч) и аммиака (расход 1 - 2 л/ч).