SU819967A1 - Управл емый делитель частоты следовани иМпульСОВ - Google Patents

Description

1

Изобретение относитс  к импульсной технике и может быть использовано в измерительной технике и автоматике.

Известен делитель частоты следовани  импульсов, содержащий счетчик, два элемента совпадени , элемент ИЛИ и генератор дополнительной частоты, изменение коэффициента делени  которого основано на исключении входных импульсов и добавлении между входными импульсами сигналов дополнительной частоты, смещенных относительно входных импульсов I.

Однако необходимость введени  дополнительной частоты приводит к низкому быстродействию.

Наиболее близким по технической сущности к изобретению  вл етс  делитель частоты следовани  импульсов с переменным коэффициентом делени , содержащий делитель частоты, опорный генератор, блок управлени , содержащий калибратор, элемент ИЛИ, элементы совпадени , первые входы которых соединены с выходом опорного генератора, вторые входы первого и второго элемента совпадени  - с выходом калибратора, второй вход третьего элемента совпадени  - с выходом второго элемента совпадени , а выход третьего элемента совпадени  соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого разр да делител  частоты, а выход - с входом второго разр да делител  частоты, при этом второй вход второго элемента совпадени  подклкУ чен к щине знака коррекции, вход калибратора - к шине разрешени  коррекции, а выход первого элемента И соединен с входами первого разр да делител  частоты 2.

Целью изобретени   вл етс  повышение быстродействи .

Claims (2)

1. Достигаетс  это тем, что в управл емый делитель частоты следовани  импульсов, содержащий делитель частоты, состо щий из Т-триггера и счетчика импульсов, и блок управлени , первый, второй и третий входы которого подключены соответственно к входной щине, щинам разрещени  коррекции и знака коррекции, а первый и второй выходы соответственно к счетным входам Т-триггера и счетчика импульсов делител  частоты, четвертый вход- блока управлени  соединен с выходом Т-триггера и дополнительным счетным входом счетчика импульсов делител  частоты, входы синхронизации которых подключены к входной шине, при этом блок управлени  содержит DV- триггер, 8О-тр/иггеры и О-триггер, входы синхронизации которых подключены к входной шине и  вл ютс  первым входом блока удравлени , управл юший вход DV-триггера ,  вл ющийс  четвертым входом блока управлени  соединен с выходом Т-триггера делител  частоты, информационный вход,  вл ющийс  вторым входом блока управлени , - с шиной разрешени  коррекцйи. а выход - с информационным входом Dтриггера и первыми информационными входами первого и второго 8О-триггеров, вторые информационные входы которых соединены с инверсным выходом D-триггера, а инверсные выходы первого и второго 8Uтриггеров ,  вл ющиес  первым и вторым выходами блока управлени  соединены соответственно со счетным входом Т-триггера и дополнительным счетным входом счетчика импульсов делител  частоты, при этом третий информационный вход второго 8Dтриггера  вл етс  третьим входом блока управлени , На чертеже изображена структурна  электрическа  схема устройства. Оно содержит делитель 1 частоты, блок 2 управлени , счетчик 3 импульсов, Т-триггер 4, 8О-триггеры 5, 6, DV-триггер 7; Dтриггер 8, шина 9 входна , шина 10 разрешени  коррекции, шина 11 знака коррекции . При отсутствии сигнала на шике 10 устройство выполн ет функции делител  частоты с коэффициентом делени  Ка. С по влением сигнала а шине 10 DV-триггер 7 осуществл ет его прив зку к входной частоте f|. в моменты, когда Т-триггер 4 находитс  в единичном состо нии. Это накладывает ограничение на сигнал «разрешение коррекции, длительность которого должна быть не менее 2,5g- (при скважности входной частоты равно1и двум). Прин тый сигнал задерживаетс  на один период входной частоты дл  дальнейшего выделени  из него переднего фронта, который фиксируетс  в SD-TpHrrepe 5 и при наличии сигнала на шине 11 - в 8D-TpHrrepe 6. Инверсный сигнал с выхода 8D-TpHrrepa 5 осуществл ет останов Т-триггера 4. Если же при этом сигнал на шине 11 отсутствует. то на выходе 8D-TpHrrepa 6 присутствует «единица и производитс  изменение соето ни  счетчика 3, что эквивалентно уменьшению коэффициента делени  на «единицу (добавление). Наличие сигнала на шине 11 приводит к останову счетчика 3 на Один период входной частоты. Это эквивалентно увеличению коэффициента делени  на «единицу (исключение). Введение новых элементов и св зей между ними позвол ет увеличить быстродействие устройства. Формула изобретени  . Управл емый делитель частоты слеДовани  импульсов, содержащий делитель частоты, состо щий из Т-триггера и счетчика импульсов, и блок управлени , первый. второй и третий входы которого подключены соответственно к входной шине, щинам разрещени  коррекции и знака коррекции , а первый и второй выходы - соответственно к счетным входам Т-триггера и счетчика импульсов, делител  частоты, отличающийс  тем, что, с целью повышени  быстродействи , четвертый вход блока управлени  соединен с выходом Т-триггера и дополнительным счетным входом счетчика импульсов делител  частоты, входы синхронизации которых подключены к входной шине. 2. Делитель по п. 1, отличающийс  тем, что блок управлени  содержит DV-триггер , 8О-триггеры и D-триггер, входы синхронизации которых подключены к входной шине и  вл ютс  первым входом блока управлени , управл ющий вход DV-триггера ,  вл ющийс  четвертым входом блока управлени  соединен с выходом Т-триггера делител  частоты, информационный вход,  вл ющийс  вторым входом блока управлени  - с щиной разрешени  кор-. рекции, а выход - с информационным вхоДом D-триггера и первыми информационными входами первого и второго 8D-тpиггеров , вторые информационные входы которых соединены с инверсным выходом Dтриггера , а инверсные выходы первого и второго 8D-TpHrrepOB,  вл ющиес  первым и вторым выходами блока управлени , соединены соответственно со -счетным входом Т-триггера и дополнительным счетным входом счетчика импульсов делител  частоты, при этом третий информационный вход второго 8D-тpиггepa  вл етс  третьим входом блока управлени , Источники информации, прин тые во внимание при экспертизе 1. Мартынов Е. М. Синхронизаци  в системах передачи дискретных сообщений, М., Св зь, 1972, с. 15-18.
2. 2. Авторское свидетельство СССР № 455497, кл. Н 03 К 25/04, 23.02.73.