SU745009A1 - Устройство дл приема дискретной информации в системах с решающей обратной св зью - Google Patents

Description

1

.Изобретение относитс  к технике св зи и может использоватьс  при построег НИИ систем передачи данных (СПД).

Известно устройство дл  приема дискретной информации в системах с решающей обратной св зью, содержащее последовательно соединенные входной согласующий блок и декодер, выходы которого подключены ко входам решающего блока и накопител , к дополнительному ъкору которого подключен Ьыход блока управлени , входы которого соединены со входами передатчика обратного каналаЩ.

Однако данное устройство имеет н:евысокую скорость приема.

Цель изобретени  - повышение быстродействи  устройства.

Дл  этого в устройство дл  приема дискретной ин(}юрмации в системах с решающей обратной св зью, содержащее последовательно соединенные входной согласующий блок и декодер, выходы которого подключены ко входам решающего блока и накопител , к дополнительному

входу которого подключен выход блока управлени , входы которого соединены с входами передатчика обратного канала, введен блок поиска ошибки, входы которого соединены с выходами решающего блока, накопител  и дополнительным выходом декодера, а выходы блока поиска ошибки подключены ко входам блока управлени , блок поиска ошибки содержит два элемента ИЛИ, три элемента И, ре10 гистр, блок сравнени , ключ и триггер, выходы которого подключены к первым входам первого и второго элементов И, выходы которых соединены соответственно с первыми входами блока сравнени 

Claims (2)

1. 5 и третьего элемента И, второй вход которого соединен со вторым входом блока сравнени , к третьему входу которого подключен выход регистра, первый вход которого соединен с выходом тре20 тьего элемента И, при этом выход блока сравнени  подключен в первому входу ключа, выходы которого соединены соот ветственно с первыми входами первого элемеЕ1та ИЛИ и триггера, ко второму входу которого подключен выход второго элемента И, второй вход которого соединен со вторым входом ключа и пе|эвым входом второго элемента ИЛИ, выход которого подключен ко второму входу первого элемента И, а выход второго элемента И соединен со вторым вх дом первого элемента ИЛИ, причем вых ды блока сравнени  и первого элемента ИЛИ  вл ютс  выходами блока поиска ошибки, входами которого  вл ютс  вход второго элемента ИЛИ, второй вход третьего элемента И и второй вход регистра . На чертеже изображена структурна  электрическа  схема предложенного устройства . Устройство дл  приема дискретной информации в системах с решающей обра ной св зью содержит входной согласующий блок 1, декодер 2, решающий блок .3, накопитель 4, блок управлени  5, передатчик 6 обратногоканала, ёлок поиска ошибки 7, который состоит из элементов ИЛИ 8, 9, элементов И 10, 11, 12, регистра 13, блока сравнени  14, ключа 15 и триггера 16. Устройство работает следующим образом . . Прин тые кодовые поступают из канала через входной согласующий блок 1 в декодер 2, откуда информацио ные символы записываютс  в накопител а проверочные - в решающий блок 3, В накопителе 4 хран тс  X ранее прин  тых блоков, очередной прин тый кодовый блок через X тактов выдаетс  потребите При первом обнаружении решающим блоком 3 ошибки в принимаемом блоке сигнал ошибка поступает на первый вход элемента И 11, на второй вход ко торого подаетс  отпирающее нaпp ikeниe со второго выхода триггера 16. При этом с выхода элемента И 11 снимаетс сигнал, ошибка, подаваемый через вто рой вход элемента ИЛИ 8 на вход Запрос-1 блока управлени  5 и пе редатчика 6, который посылает на передающую станцию сигнал Запрос-. Сигнал с выхода элемента И 11 подает с  акже на первый вход элемента И 1 ко второму входу которого подключен .выход декодера 2 и.на первый вход три гера 16, измен   его состо ние. В это случае информационна  комбинаци  прин того кодового блока записываетс  в регистр 13. При получении сигнала Запрос- передающа  сторона производит повторение / -го блока. При повторном обнаружении ошибки при декодировании / -го блока сигнал ошибка из решаюшего блока 3 через элемент ИЛИ 9, элемент И 10, на второй вход которого подаетс  отпирающее напр жение с первого входа изменившего свое состо ние триггера 16, подаетс  на управл ющий вход блока сравнени  14. В этом случае в блоке сравнени  14 производитс  сравнение информационных комбинаций повторенного с-го блока и записанного в регистр 13 При совпадении сравниваемых информацинных комбинаций , что свидетельствует о том, что ошибка проникла в глубь накопител  4, с первого выхода блока сравнени  14 подаетс  сигнал на вход Запрос-2 блока управлени  5 и передатчика 6, который формирует сигнал Запрос-2.и посылает его на передающую сторону. В режиме поиска ошибки передающа  сторона повтор ет (/ -1)-й блок. Блок управлени  5 заносит в регистр 13 (/ -1)-й блок из накопител  4 дл  обеспечени  возможности сравнени  повторенного и первоначально прин того его значений. Если при вращении информацио1шые комбинации повторенного i -го блока и . t -го блока из накопител ; 4 не совпали, то :на ключ 15 подаетс  сигнал со второго выхода блока сравнени  14 одновременно с сигналом ошибка, поступившим на второй вход ключа 15. В результате , этого с первого выхода ключа 15 через элемент ИЛИ 8 на вход Запрос-1 передатчика 6 поступит сигнал, по которому будет сформирован и передан на передающую сторону сигнйл Запрос-1. Повторение t -го блока будет осуществл тьс  до тех пор, пока он не будет прин т без ошибки, что свидетельствует о том, что обнаружение ошибки в блоке вызвано искажением в канале i -го блока, или инфо1 мационные комбинации повторенного / -го блока и записанного в регистр 13 совпадут, в результате чего передатчик 6 сформирует сигнал Запрос-2, при получении которого передающа  сторона передаст ( / -1)-и блок. Предположим, что размножение ошибки вызвал (i -у)-и блок, наход щийс  в накопителе 4. Тогда повторенный а -1.)-й блок будет декодирован с необнаруженной ошибкой, так как услови  приема, коррел ционные св зи ( i-l)-ro блока с пpeдыдyщиv и блоками не изменились, В этом случае с решающ го блока 3 по шине подтверждение через элементы ИЛИ 9 и И 10 на управл ющий вход блока сравнени  14 пос тупит сигнал. Блок сравнени  произведе сравнение декодированного ( / -1)-го блока, записанного в регистр 13, При совпадении сравниваемых блоков с первого выхода блока сравнени  14 на вход Запрос-2 передатчика 6 и блока управлени  5 поступит сигнал, по котором передатчик 6 посылает на передающую сторону Запрос-2, а блок управлени  5 заносит в регистр 13 (i -2)-й блок из накопител  4 и т,д, Поиск необнаруженной ошибки прекращаетс , если при безошибочном приеме повтор емого (i -/)-го блока информа-г ционна  комбинаци  декодированного блока и записанного в регистр 13 не совпадут. В этом случае после декодиро вани  (L -у)-го блока сигнал подтверждение из решающего блока 3 через элементы ИЛИ 9, И 10 поступит на управл ющий вход блока сравнени  14. Так как информационные комбинации сравниваемых (/ -(/ ) блоков, наход щихс  в декодере 2 и регистре 13 отличаютс , то со второго выхода блока сравнени  14 на ключ 15 поступит сигнал. Поскольку на BTqpofl вход ключа 15 сиг нала ошибка не выдаетс , то со второ го выхода ключа 15 на вход подтверждение передатчика 6 блока управлени  5и на второй вход триггера 16 поступит сигнал, по передатчик 6на передающую сторону передает сигнал подтверждение блок управлени  5 стирает наход щийс  в регистре 13 блок и записывает в накопитель 4 блок из декодера, 2, опрокидываетс  триггер 16 блока поиска 7, прекраща  поиск необнаруженной ошибки. В предложенном устройстве повышает с  быстродействие. Формула изобретени  1. Устройство дл  приема дискретной информации в системах с pemasoщей обратной св зью, содержащее после довательно соединенные входной согласу щий блок и декодер, выходы которого подключены ко входам решающего блокаи . и накопител , к дополнительному входу подключен выход блока управлени , входы которого соединены со входами передатчика обратного канала, о т л и ч а ю щ е е с-  тем, что, с целью повьпиени  быстродействи  устройства, введен блок поиска ошибки, входы которого соединены с выходами решающего блока, накопител  и дополнительным выходом декодера, а выходы блока поиска ошибки подключены ко входам блока управлени .
2. 2. Устройство по п. 1, отличающеес  тем, что блок поиска ошибки содержит два элемента ИЛИ, три элемента И, регистр, блок сравнени , ключ и триггер, выходы которого подключены к первым входам первого и второго элементов И, выходы которых соединены соответственно с первбГми входами блока сравнени  и третьего элемента И, второй вход которого соединен со вторым входом блока сравнени , к третьему входу которого подключен выход регистра, вход которого соединен с выходом третьего элемента И, при этом выход блока сравнени  подключен тс первому входу ключа, выходы которого соединены соответственно с первыми входами первого элемента ИЛИ н триггера, ко второму входу которого подключен выход второго элемента И второй вход -котсфого соединен со вторым входом ключа и первым входом второго элемента ИЛИ, выход которого подключен ко второму входу первого элемента И, а выход второго элемента И соединен со вторым входом первого элемента ИЛИ, причем выходы блока сравнени  и первого элемента ИЛИ  вл ютс  выходами блока поиска ошибки, входами которого  вл ютс  входы второго элемента ИЛИ, второй вход третьего элемента И и второй вход регистра. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР N9 478447, кл. Н О4 - 1/10, 1972 (прототип/..