SU649152A1 - Устройство анализа кодовых комбинаций - Google Patents

Description

1

Изобретение относитс  к св зи, а именно , к технике передачи дискретной информации и может использоватьс  в аппаратуре передачи данных с решающей обратной св зью.

Известно устройство анализа кодовых комбинаций, содержащее блок декодировани , первый выход которого через последовательно соединенные регистр блокировки и блок управлени  подключен к первому входу первого блока пам ти, второй вход которого соединен с первым входом второго блока пам ти, с первым входом блока мажоритарного сложени , с первым входом выходного накопител  и с выходом приемного накопител , вход которого соединен с входом блока декодировани , второй выход которого через блок сравнени  подключен к второму входу блока управлени  и к первому входу запоминающего блока, выход которого подключен к другому входу блока сравнени , дополнительный вход которого соединен с вторым входом запоминающего блока, с вторым входом второго блока пам ти и с выходом блока управлени , а выходы первого и второго блоков пам ти подключены к второму и третьему входам блока мажоритарного сложени , при этом выход второго блока пам ти подключен к второму входу выходного накопител , а также дополнительный блок декодировани , выход которого подключен к другому входу регистра блокировки 1.

Однако известное устройство имеет недостаточную скорость передачи информации, что приводит к увеличению времени анализа .

Целью изобретени   вл етс  уменьщение времени анализа.

Дл  этого в устройство анализа кодовых комбинаций, содержащее блок декодировани , первый выход которого через последовательно соединенные регистр блокировки и блок управлени  подключен к первому входу первого блока пам ти, второй вход которого соединен с первым входом второго блока пам ти, с первым входом блока мажоритарного сложени , с первым входом выходного накопител  и с выходом приемного накопител , вход которого соединен с входом блока декодировани , второй выход которого через блок сравнени  подключен к

второму входу блока управлени5г и к первому входу запоминающего блока, выход которого подключен к другому входу блока сравнени , дополнительный вход которого соединен с вторым входом запоминающего блока, с вторым входом второго блока пам ти и с выходом блока управлени , а выходы первого и второго блоков пам ти подключены к второму и третьему входам блока мажоритарного сложени , при этом выход второго блока пам ти подключен к второму входу выходного накопител , а также дополнительный блок декодировании , выход которого подключен к другому входу регистра блокировки, введены последовательно соединенные счетчик числа стираний и блок исправлени  стираний, при этом первый вход счетчика числа стираний соединен с выходом блока мажоритарного сложени , четвертый вход которого соединен с вторым входом счетчика числа стираний, с вторым входом блока исправлени  стираний, с другим входом регистра блокировки,с дополнительным выходом блока управлени  и с третьим входом выходного накопител , четвертый вход которого соединен с входом дополнительного блока декодировани  и с выходом блока исправлени  стираний, третий вход которого соединен с первым входом блока мажоритарного сложени , при этом выход дополнительного блока декодировани  подключен к третьему входу второго блока пам ти.

На чертеже приведена структурна  электрическа  схема предложенного устройства.

Устройство анализа кодовых комбинаций содержит блок декодировани  1, первый выход которого через последовательно соединенные регистр 2 блокировки и блок управлени  3 подключен к первому входу первого блока пам ти 4, второй вход которого соединен с первым в.ходом второго блока пам ти 5, с первым входом блока 6 мажоритарного сложени , с первым входом выходного накопител  7 и с выходом приемного накопител  8, вход которого соединен с входом блока декодировани  1, второй выход которого через блок сравнени  9 подключен к второму входу блока управлени  3 и к первому входу запоминающего блока 10, выход которого подключен к другому входу блока сравнени  9, дополнительный вход которого соединен с вторым входо.м запо.минающего блока 10, с вторым входом второго блока пам ти бис выходом блока управлени  3, а выходы первого и второго блоков пам ти 4 и 5 подключены к второму и третьему входам блока 6, при этом выход второго блока пам ти 5 подключен к второму входу выходного накопител  7, а также дополнительный блок декодировани  И, выход которого подключен к другому входу регистра 2. Устройство содержит также последовательно соединенные счетчик 12 числа стираний и блок 13 исправлени  стираний , при этом первый вход счетчика 12 соединен с выходом блока 6, четвертый вход которого соединен с вторым входом счетчика 12, с вторым входом блока 13, с другим входом регистра 2, с дополнительным выходом блока управлени  3 и с третьим входом выходного накопител  7, четвертый вход которого соединен с входом дополнительного блока декодировани  11 и с выходом блока 13, третий вход которого соединен с первым входом блока 6, при этом выход дополнительного блока декодировани  11 подключен к третьему входу второго блока пам ти 5.

Устройство работает следующим образом .

На вход блока декодировани  1 и параллельно на вход приемного накопител  8 поэлементно поступают п-элементные кодовые комбинации. В случае необнаружени  ошибок в блоке декодировани  1 п элементов прИ п той комбинации с выхода приемного накопител  8 поступают на вход выходного накопител  7, с выхода которого в случае необнаружени  ошибки в следуюшей кодовой комбинации «К информационных элементов поступают на выход устройства.

При обнаружении ошибок в прин той комбинации сигналом с выхода блока декодировани  1 запускаетс  регистр 2, а сигналом с выхода блока управлени  3 блокируетс  выход выходного накогштел  7 на врем  приема (h + 2) кодовых комбинаций. При этом «К элементов комбинации, предшествующей ошибочной, записанные в выходном накопителе 7, стираютс . Одновременно сигналом с выхода блока управлени  3 открываетс  информационный вход блока пам ти 5 и вход запоминающего блока 10, л элементов прин той с ошибкой комбинации и (h-1) следующих за ней комбинаций записываютс  в соответствующие разр ды блока пам ти 5, а их признаки - в соответствующие разр ды запоминающего блока 10. Во врем  повторного приема запрашиваемой комбинации регистр 2 сигналом с блока управлени  3 запускаетс  вновь независимо от исхода декодировани  этой комбинации.

В случае отсутстви  ошибок в запрашиваемой комбинации при повторении на выходе блока сравнени  9 после приема каждой комбинации, попавшей под блокировку, образуетс  соответствующий правильному приему сигнал. В соответствии с сигналом блока управлени  3 повтор емые комбинации записываютс  на вход выходного накопител  7 непосредственно с выхода приемного накопител  8 или с выхода блока пам ти 5.

Claims (1)

1. За вка № 2075115/09, кл. Н 04 L 1/10, 1974, по которой прин то рещение о выдач е авторского свидетельства.