SU1446656A1 - Запоминающее устройство с коррекцией ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а точнее к запоминающим устройствам с коррекцией ошибок, и может быть использовано при создании устройств пам ти в интегральном исполнении. Цель изобретени  - повьшение надежности. Устройство содержит основной 1 и дополнительный 2 блоки пам ти, блок 3 кодировани , блок 4 управлени , блок 5 декодировани , мажоритарные элементы 7 6, информагтионные входы 7, икформа- ционные выходы 8, входы 9 обращени , - коммутаторы 10 и вход 11 контрол . При записи данных в блок 1 пам ти одновременно форьтнруютс  блоком 3 контрольные коды, записываемые в блок 2 пам ти. При считывании кодов из блоков 1 и 2 пам ти в блоке 5 вычисл етс - по двум различным формулам два значени  каждого разр да информационного слова, которые поступают через соответствующие коммутаторы 10 на входы соответствующих мажоритарных элементов 6, на третьи входы которых поступает непосредственно считанный из блока 1 разр д слова На выходах 8 элементов 6 формируетс  информационное слово. В режиме контрол  блока 1 на вход 11 подаетс  разрешающий сигнал, блокирующий ра боту коммутаторов. На выходы элементов 6 поступает информационное слово, непосредственно считанное из блока 1, 2 ил. to

Description

4s

Фиг.1

Изобретение относитс  к вычисли- ;. тельной технике, а точнее к запоминающим устройствам с коррекцией ошибок , и может быть использовано при создании устройств пам ти в интегральном исполнении.

Целью изобретени   вл етс  повы- шение надежности запоминающего устройства .10

На фиг,1 показана структурна  схема запотнающего устройства с коррекцией ошибок; на фиг.2 - пример реализации коммутатора.

Устройство содержит основной 1 и 15 дополнительный 2 блоки пам ти, блок 3 кодировани , блок 4 управлени , бл-ок 5 декодировани , мажоритарные . элементы 6, информационные входы 7 и выходы 8, входы 9 обращени , ком- 20 мутаторы 10 и вход 11 контрол .

Коммутатор 10 содержит элемент И 12, элемент НЕ 13 и элемент ИЛИ 14.

Устройство работает следующим об- pasoM,25

Запоминающее устройство содержит средства коррекции однократных ошибок в словах данных, считываемых из основного блока 1 пам ти. Дл  этого в режимах записи по входным данным, 30 поступающим на вход 7 устройства, блок 3 кодировани  формирует конт- рольные разр ды, которые записывают- с  в дополнительный блок 2 пам ти. В качестве корректирующего кода в 5 предложенном устройстве используетс  код Хэм минга. Работой основного 1 и дополнительного 2 блоков пам ти управл ет блок 4 управлени . Помимо формировани  сигналов разрешени  40 записи и считывани  этот блок обеспечивает также необходимую задержку сигнала записи, учитывающую задержку срабатывани  блока 3 йодировани .

В режимах считывани  блок 5 де- 45 кодировани  обеспечивает расчет по уравнени м кодирующей матрицы двух независимых значений каждого информационного бита данных, а каждый мажоритарный элемент 6 по этим.

двум значени м и значению бита, полученному при непосредственном считывании из блока 1 пам ти, пропускае на выход.8 сигнал, соответствующий истинному значению бита данных.

Дл  .сохранени  высокой надежности работы запоминающих устройств со встроенной коррекцией ошибок необходимо как на этапе их изготовлени .

0

5

0 5 0

5

0

5

так.и при последующей эксплуатации вы вл ть и замен ть устройства, содержащие неисправные элементы пам ти.

В рабочих режимах считывани  на входе 11 контрол  поддерживаетс  состо ние логического О и элементы И 12 и ИЛИ 14 коммутаторов 10 пропускают на входы мажоритарных элементов 6 сигналы с выходов блока 5 декодировани , т.е. на информационные выходы 8 устройства поступают данные основного блока 1 пам ти с исправленными одиночными ошибками.

В режиме контрол , когда вводитс  запрет коррекции ошибок, на входе 11 поддерживаетс  состо ние логической . Это означает, что на вторых и третьих входах мажоритарных элементов 6 устанавливаютс  состо ни , соответственно, логических 1 и О независимо от состо ний сигналов на выходах блока 5 декодировани . В таких случа х состо ни  выходных сигналов; мажоритарных элементов 6 определ ютс  сигналами с третьих входов , т.е. сигналами основного блока 1 пам ти. Следовательно, информаци  с выходов блока 1 пам ти проходит на информационные выходы 8 устройства без изменени , что позвол ет осуществить контроль работоспособности основного блока пам ти.

Claims (1)

1. Формула изобретени 

   Запоминающее устройство с коррекцией ошибок, содержащее основной и дополнит«шьный блоки пам ти блок кодировани , блок .декодировани , мажоритарные элементы и блок управлени , входы которого  вл ютс  входами обращени  устройства, выход блока управлени  подключен к входам обращени  основного и дополнительного блоков пам ти, информационные входы основного блока пам ти  вл ютс  информационными вводами устройства и подключены к входам блока кодировани , выходы которого подключены к информационным входам дополнительного блока пам ти, выходы которого подключены к входам первой группы блока декодировани , входы второй группы . которого подключены к выходам основного блока пам ти и к одним из входов соответствующих мажоритарных элементов i выходы которых  вл ютс  информа-

   ционными выходами устройства, о т - ;1ичаю1деес  тем, что, с целью повышени  надежности устройства, оно содержит коммутаторы, информационные входы которых подключены к соответствующим выходам блока дек одировани , управл ющие входы коммутаторов объединены и  вл ютс  входом контрол  устройства, выходы коммута- торов подключены к другим входам соответствующих мажоритарных элементов .

   Фм.2