SU1290555A1

SU1290555A1 - Система передачи цифровой информации

Info

Publication number: SU1290555A1
Application number: SU853945122A
Authority: SU
Inventors: Владимир Владимирович Зеленевский; Валерий Михайлович Выборов; Андрей Арнольдович Римдзенок; Андрей Васильевич Федотов
Original assignee: Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date: 1985-08-16
Filing date: 1985-08-16
Publication date: 1987-02-15

Abstract

Изобретение относитс к радиотехнике и обеспечивает повышение достоверности путем понижени веро тности необнаруженной ошибки. Система передачи цифровой информации содержит на передающей стороне блок управлени и синхронизации (БУС) 1, информационный кодер 2, коммутатор 3, проверочный кодер 4, блок 5 . передачи и источник 6 информации, а на приемной стороне - БУС 7, коммутатор 8, блоки пам ти 9, 12, инфор- мационньй декодер 10, проверочный декодер 11, кодер 13 проверочного кода, блок 14 сравнени , выходной согласующий блок 15, решающий блок 16 и блок 17 приема. Кодова комбинаци (КК) информации записываетс в информационный кодер 2. На его выходе формируетс КК по принципу биортогонального кода, котора затем кодируетс проверочным кодером 4 по принципу формировани свер- точного кода. Сформированна на выходе коммутатора 3 кодограмма пред- .ставл ет собой систематический двухступенчатый код, в котором после каж- дЬго информационного символа следуют символы проверочного кода. При приеме коммутатор 8 осуществл ет разделение прин того систематического кода на информационную и проверочную КК. В декодерах 10, 1 Г они декодируютс по методу макс, правдоподоби , что обеспечивает декоррел цию ошибок. Проверочный кодер 13 повторно кодирует КК. При их совпадении по сигналу блока 14 совпадени КК записываетс в решающий блок 16. 1 шт. (Л 1C со о СП ел ел

Description

Изобретение относитс к радиотехнике и может быть использовано в системах передачи информации.

Цель изобретени - повышение достоверности путем понижени веро тности необнаруженной ошибки.

На чертеже изображена структурна электрическа схема предлагаемой системы.

управл емый блоком 7 управлени и синхронизации , осуществл ет разделение систематического кода на информационную и проверочную кодовую комбинацию, которые затем декодируютс декодерами 10 и 11 по методу максимального правдоподоби , на входы декодеров 10 и 11 под.аютс опорные комбинации ин-. формационного и проверочного кодов

Система передачи цифровой информа- из блоков 9 и 12 пам ти, что обеспечи

ции содержит на передающей стороне блок 1 управлени и синхронизации, информационньш кодер 2, коммутатор 3, проверочный кодер 4, блок 5 передачи, источник 6 информации, а на приемной стороне - блок 7 управлени и синхронизации , коммутатор 8, первьй блок 9 пам ти, информационный декодер 10,

проверочный декодер 11, второй блок . 12 пам ти, кодер 13 проверочного кода , блок 14 сравнени , выходной согласующий блок 15, решающий блок 16, блок 17 приема.

1

Система работает следующим образо Кодова комбинаци , поступающа от источника 6 информации на входы блока 1 управлени и синхронизации, запускает его, а затем записываетс в информационный кодер 2. Блок 1 управлени и синхронизации обеспечивает управление работой информ цион- ного кодера 2, а также управление работой коммутатора 3 и проверочного кодера 4 таким образом, что на выход информационного кодера 2 формируетс кодова комбинаци по принципу биор- тогонального кода, котора затем кодируетс проверочным кодером 4 по , принципу формировани сварочного ко

да, и с его выходов (их может быть п) через коммутатор 3 сформированна кодограмма поступает на вход блока 5 передачи. Кодограмма представл ет собой систематический двухступенчатый код, в котором после каждого информационного символа следуют символы проверочного кода, например

-символы информационного , кода

11000111,1

-символы проверочного кода.

Полученна таким образом кодова комбинаци через блок 5 передачи поступает в линию св зи, где подвергаетс воздействию помех.

Блок 17 приема вьщел ет искаженную помехами комбинацию, а коммутатор 8,

0

5 0

вает декоррел цию ошибок. С выхода декодера 10 правильно прин та кодова комбинаци (или с необнаруженными ошибками) поступает на кодер 13 проверочного кода и записываетс в выходной согласующий блок 15. Повторно закодированна комбинаци проверочным кодером 13, аналогичным передающей стороне, поступает на третий вход блока 14 сравнени , на первьш вход которой поступает правильно прин та (или с необнаруженными ошибками) комбинаци проверочного кода с выхода проверочного декодера 11. При совпадении комбинаций на выходе блока 14 сравнени формируетс разрешающий потенциал, который поступает в выходной согласующий блок 15 и разрешает вьщачу записанной в последнем ИКК в решающий блок 16. На выходе блока 14 сравнени может быть получен разрешающий потенциал, если на схему сравнени поступили одинаковые кодовые комбинации .

Claims

Формула изобретени

Система передачи цифровой информации , содержаща на передающей стороне источник информации, выход которого соединен с первым входом информационного кодера, выход которого подключен к первому входу проверочного кодера, и блок передачи

а на приемной стороне - блок приема, информационный декодер, проверочный декодер и выходной согласующий блок, выход которого соединен с входом решающего блока, отличающа - с тем, что, с целью повьш1ени достоверности путем понижени веро тности необнаруженной ошибки, на передающей стороне введены коммута Р блок управлени и синхронизации , вход которого подключен к первому входу информационного кодера, второй вход которого соединен с первым выходом блока управлени и син

хронизации, второй выход которого подключен к первому входу коммутатора , второй вход которого соединен с первым входом проверочного кодера, второй вход которого подключен к третьему выходу блока управлени и синхронизации, при этом выходы проверочного кодера подключены к треть- им входам коммутатора, выход которого соединен с входом блока передачи, а на приемной стороне введены блок сравнени , кодер проверочного кода, два блока пам ти, коммутатор и блок управлени и синхронизации, первый выход которого соединен с входом бло- ка приема, первый выход которого соединен с первым входом коммутатора, второй вход которого подключен к второму выходу блока управлени и синхронизации, третий вьпсод которого соединен с первым входом информационного декодера и с входом первого блока пам ти, выход которого соединен с вторым входом информационного деко

дера, третий вход которого подключен

к первому выходу коммутатора, вторые, выходы которого соединены с первыми входами проверочного декодера, второй вход которого подключен к выходу второго блока пам ти, вход которого подключен к четвертому выходу блока управлени и синхронизации и к третьему входу проверочного декодера, вход которого соединен с перв.ым входом блока сравнени , второй вход которого подключен к п тому выходу блока управлени и синхронизации, шестой выход которого соединен с первым входом выходного согласующего блока, второй вход которого подключен к выходу блока сравнени , третий вход которого подключен к выходу кодера проверочного кода, первый вход которого подключен к седьмому выходу блока управлени и синхронизации, вход которого соединен с вторым выходом блока приема, причем выход информационного декодера соединен с вто - ; рым входом кодера проверочного кода.