SU550679A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

ДЫ которых соединены с выходами дополнительного дешифратора адреса 7, входы которого подключены к другим выходам регистра адреса 1. Выходы коммутаторов 6 подключены к выходным шинам 8 устройства.

Устройство работает следуюшим образом.

При поступлении адреса на регистр адреса 1 с помощью блоков 2 основного дешифратора адреса из блоков 3 осуш,ествл етс  считывание п т-разр дных слов. При этом иа вход каждого блока 5 коррекции информации поступают соответствующие одноименные разр ды п слов, составл ющие (п, k) -корректирующий код, которым закодированы одноименные информационные разр ды /г слов. В каждом блоке 5 коррекции информации осуществл етс  исиравление ошибок и иреобразоваиие л-разр дного слова в исправленпое k-разр д,ное , и иа входы каждого из т коммутаторов 6 поступают сигналы одиоименных разр дов указанных k слов. Сигнал на одном из k выходов дополнительиого дешифратора адреса 7 переключает коммутаторы 6, выдел   на выходе каждого коммутатора по одному из k иоступающих на его вход разр дов. В результате на выходных шинах 8 устройства формируетс  /п-разр дный исправленный код считываемого числа.

В описанном устройстве выбор величины k может быть осуществлен независимо от разр дности слова /и, вследствие чего эффективиа  емкость устройства повышаетс , особенно дл  малоразр дной, в частности одноразр дной , нам ти.

Claims (2)

1.Патент США № 3568153, кл. 340-146.1, 1969 г.

2.Патент США № 3562709, кл. 340-146.1, 1968 г. (нрототип).