SU368553A1 - Оптимизатор режима работы интегрирующего - Google Patents

Description

Изобретение относитс  к области электроизмерительной техники и может быть использовано дл  снижени  требований к быстродействию триггеров счетчика оптимизатора и упрощени  согласовани  оптимизатора с частотомерами , работающими в коде, отличном от двоичного.

Известный оптимизатор режима работы интегрирующего частотомера, содержащий блок вычислени  разности, блок пам ти и блок управлени , характеризуетс  повыщенными требовани ми к быстродействию триггеров счетчика и сложностью согласовани  с частотомерами , работающими в коде отличном от двоичного.

Предлагаемый оптимизатор, отличаетс  те.м, что в нем блок пам ти снабжен реверсивным регистром сдвига и схемами запрета сдвига, а блок вычислени  разности - одновходовым реверсивным двоичным счетчиком, с выходами которого св заны входы схем И и ИЛИ, выходы которых соединены в блоке пам ти через схему управлени  направлением сдвига с входами регистра сдвига и схем запрета сдвига, подключенных к концам регистра . Это снижает требовани  к быстродействию триггеров счетчика и упрощает согласование с частотомерами, работающими в коде, отличном от двоичного.

На чертеже приведена блок-схема оптимизатора .

Оптимизатор состоит из блока вычислени  разности 1, образованного одновходовым реверсивным двоичным счетчиком 2, схемами «И 3, 4, 5 и схемой «ИЛИ 6, блока пам ти 7, образованного реверсивным регистром сдвига 5, схемами запрета 9, 10 и схемой управлени  направлением сдвига 11, блока управлени  2.

Оптимизатор работает следующим образом.

Если в результате анализа динамических свойств исследуемого процесса в течение предыдущего цикла оптимизатором был выбран 1-тый режим работы частотомера, то на i-том выходе блока пам ти 7 установитс  потенциал , разрещающий работу частотомера с тактом А/г, и анализ производной процесса в течение

ДТг

Блок управлени  12, использу  четыре тактовых импульса, поступающих на его первый вход и следующих с периодом А/г, формирует два промежутка времени по 2A,, в течение

первого из которых счетчик 2 блока / суммирует импульсы частоты F(t}, а в течение второго- импульсы частоты F(t) вычитаютс  из полученной суммы. Блок управлени  12 выдает на щины знака счетчика 2 разрешающий

потенциал либо на суммирование, либо на вычитание , а на управл ющий вход схемы 3, через которую поступают входные импульсы, разрешающий потенциал выдаетс  на врем  IMi.

В зависимости от величины полученной разности возможны три варианта дальнейшей, работы оптимизатора.

а)Полученна  при анализе разность Д/V оптимальна , т. е.

.

Это приведет к тому, что разрешающий потенциал после прихода импульса из блока управлени  12 останетс  на том же I-TOM выходе .блока пам ти, и ластотомер проведет четыре следующие измерени  с тем же тактом . Оптимизатор же проведет очередной анализ производной процесса за два промежутка времени, каждый из которых равен .

б)Полученна  конечна  разность ДЛ меньше оптимальной, т. е. , и следовательно врем  интегрировани  было задано меньше оптимального, поэтому разрешающий потенциал переместитс  на (1+1)-ый выход, причем

..

Это произойдет после того, как с выхода схемы И 4 в блок пам ти будет подано разрешение на увеличение такта интегрировани  в случае, если в результате анализа производной все старшие триггеры счетчика 2, начина  с третьего, оказались в нулевом состо нии . При наличии разрешени  па выходе схемы 4 импульс с первого выхода блока 12 проходит через схему 11, задающую направление сдвига, и осуществл ет сдвиг. Схема запрета сдвига 10 не пропускает сдвигающий импульс с выхода схемы 11 на регистр сдвига, если правый триггер регистра стоит в состо нии I, а триггер схемы 11 - в состо нии, при котором разрешен сдвиг вправо.

б) Полученна  разность больше оптимальной , т. е. . Разрешающий потенциал переместитс  на (i-1)-ый выход, причем

Д/г-1 Дгг.

Это произойдет после того, как как с выхода схемы ИЛИ 6 на схему // будет подано разрещение на уменьшение такта интегрировани  (в случае, если в результате анализа, хот  бы один из старших триггеров счетчика 2, начина  с п того, ОКазалс  в состо нии I). Схема запрета 9 работает при этом аналогично схеме запрета 10.

С выхода схемы И 5 в блок управлени  поступает импульс, формируемый в момент перехода кода счетчика 2 через нуль.

Из блока управлени  12 в блок вычислени  разности /ив частотомер в конце каждого цикла определени  разности поступают импульсы сброса. При использовании оптимизатора расчетный диапазон по производным .

Предмет изобретени 

Оптимизатор режима работы интегрирующего частотомера, содержащий блок вычислени  разности, блок пам ти и блок управлени , отличающийс  тем, что, с целью снижеПИЯ требований к быстродействию триггеров счетчика и упрощени  согласовани  с частотомерами , работающими в коде, отличном от двоичного, в нем блок пам ти снабжен реверсивным регистром сдвига и схемами запрета

сдвига, а блок вычислени  разности - одновходовым реверсивным двоичным счетчиком, с выходами которого св заны входы схем И и ИЛИ, выходы которых соединены в блоке пам ти через схему управлени  направлением

сдвига с входами регистра сдвига и схем запрета сдвига, подключенных к концам регистра .

d±ld±U-Tn

РТЕ

}titIJ

макс