[go: up one dir, main page]

SU1264170A1 - Дифференцирующее устройство - Google Patents

Дифференцирующее устройство Download PDF

Info

Publication number
SU1264170A1
SU1264170A1 SU843769358A SU3769358A SU1264170A1 SU 1264170 A1 SU1264170 A1 SU 1264170A1 SU 843769358 A SU843769358 A SU 843769358A SU 3769358 A SU3769358 A SU 3769358A SU 1264170 A1 SU1264170 A1 SU 1264170A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
increments
clock
switch
Prior art date
Application number
SU843769358A
Other languages
English (en)
Inventor
Виталий Петрович Боюн
Леонид Григорьевич Козлов
Борис Николаевич Попов
Original Assignee
Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Им.В.М.Глушкова filed Critical Ордена Ленина Институт Кибернетики Им.В.М.Глушкова
Priority to SU843769358A priority Critical patent/SU1264170A1/ru
Application granted granted Critical
Publication of SU1264170A1 publication Critical patent/SU1264170A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к автоматике и вь числительной технике. Цель изобретени  - повьппение точности дифференцировани . Устройство содержит след щий аналого-цифровой преобразователь , два регистра сдвига, два коммутатора, реверсивный счетчик и генератор тактовых импульсов. В процессе работы последовательность тернарно-кодированных приращений входного аналогового сигнала с выходов след щего аналого-цифрового преобразовател  подаетс  на информационные входы коммутаторов и регистров сдвига. Импульсы с выходов регистров сдвига также подаютс  на информационные входы коммутаторов выходы которых соединены с суммирующим и вычитающим входами реверсивного счетчика. Содержимое реверсивного счетчика, начина  с N 1 -го такта работы генератора (где ft разр дность регистров), равно алгебi раической сумме приращений входного сигнала за последние N тактов. Реа (Л лизаци  след щего режима вычислени  С производной при тернарном кодировании приращений входного сигнала позвол ет повысить точность вычислений за счет исключени  флуктуации кода производной в счетчике, возникаю1C щих при бинарном кодировании знакопеременных приращений. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, при построении цифровых измерительных и управляющих устройств, работающих в реальном масштабе времени.
Цель изобретения - повышение точности.
На чертеже изображена блок-схема, дифференцирующего устройства.
Устройство содержит следящий аналого-цифровой преобразователь 1, первый и второй регистры 2 и 3 сдвига, первый и второй коммутаторы 4 и 5, реверсивный счетчик 6 и генератор 7 тактовых импульсов. Каждый из коммутаторов выполнен на элементе ИЛИ и двух элементах И, подключенных выходами.к входам элемента ИЛИ, причем первые входы элементов И являются информационными входами коммутатора, а вторые входы - управляющими входами. Генератор 7 формирует две последовательности импульсов. Появление импульсов на первом выходе генератора соответствует нечетным тактам его работы, а на втором выходе генератора - четным тактам. Устройство имеет вход 8 и шину 9 начальной установки ,
Устройство работаетлследующим образом.
Дифференцирующий аналоговый сигнал .подается на вход 8 устройства. На шину 9 начальной установки подается импульс, осуществляющий обнуление следящего аналого-цифрового преобразователя 1, регистров 2 и 3 сдвига и реверсивного счетчика 6. Входной аналоговый сигнал с 'входа 8 устройства преобразуется следящим аналого-цифровым преобразователем 1 в последовательности терндрнокодированных приращений, которые поступают: положительные - на информационный вход регистра 2 сдвига и на первый информационный вход коммутатора 4; отрицательные - на информационный вход регист•ра 3 сдвига и на второй информационный вход коммутатора 5.
В течение первых N тактов тактирующей серии импульсов (N - разрядность регистров 2 и 3.сдвига) на выходах регистров 2 и 3 сдвига и соответственно на первом информационном входе коммутатора 5 и втором информационном входе коммутатора 4 - ну левые значения. При этом на каждом такте тактирующей серии импульсов положительные или отрицательные приращения проходят соответственно на суммирующий и вычитающий входы реверсивного счетчика 6. Начиная с N+1 такта тактирующей серии импульсов на выходах регистров 2 и 3 сдвига появляются задержанные на 14' тактов положительные или отрицательные приращения, которые на каждом такте задержанной серии тактовых импульсов поступают соответственно на вычитающий и суммирующий входы реверсивного счетчика 6.
Таким образом, в любой момент времени после N+1 такта работы устройства содержимое реверсивного счетчика 6 равно алгебраической сумме приращений входного сигнала за последние N тактов работы устройства. Этим достигается следящий режим работы устройства. Содержимое реверсивного счетчика 6 на каждом такте работы определяется как цифровое значение первой производной входного аналогового сигнала, причем быстродействие устройства определяется' частотой генератора 7 тактовых импульсов, которая должна быть не выше половины максимально допустимой частоты работы реверсивного счетчика 6.
Таким образом, предлагаемое устройство реализует следящий режим вычисления производной при тернарном кодировании приращений входного сигнала, что позволяет повысить точность вычислений за счет исключения флуктуаций кода производной в счетчике 6, возникающих при бинарном кодировании знакопеременных приращений входного сигнала и сохранении в качестве значащего младшего разряда счетчика результата.

Claims (1)

  1. Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, в частности, при построении цифровых измерительных и управл ющих устройств, работающих в реальном масштабе времени. Цель изобретени  - повьшение точности . На чертеже изображена блок-схема дифференцируют его устройства. Устройство содержит след щий аналого-цифровой преобразователь 1 , перйый и второй регистрь: 2 и 3 сдвига , первый и второй коммутаторы 4 и 5, реверсивный счетчик 6 и генератор 7 тактовых импульсов. Каждый из .коммутаторов вьтолней на элементе ИЛИ и двух элемеитах И, подключенных выходами.к входам элемента -ИЛИ, причем первые входы элементов И  вл ютс  информационными входами коммутатора , а вторые входы - управл ющими входами. Генератор 7 формирует две последовательности импульсов. По вление импульсов на первом выходе генератора соответствует нечетным тактам его работы, а на втором выходе генератора - четным тактам. Уст .ройство имеет вход 8 и шину 9 нача  ной установки , Устройство работает следующим образом. Дифференцирующий аналоговый сигнал .-подаетс  на вход 8 устройства. На шину 9 начальной установки подаетс  импульс, осуществл ющий обнуление след щего аналого-цифрового преобразовател  1, регист ров 2 и 3 сдвига и реверсивного счетчика 6. Входной аналоговый сигнал с входа 8 устройства преоб . разуетс  след щим аналого-цифровым преобразователем I в последовательности терн рнокодированньгх приращений , которые поступают: положительные - на информационный вход регис ра 2 сдвига и на первый информацион ный вход коммутатора Л; отрицательные - на информационный вход регист ра 3 сдвига и на второй информацион ный вход коммутатора 5. В течение первых N тактов тактирующей серии импульсов (N - разр дность регистров 2 и 3-сдвига) на вы ходах регистров 2 и 3 сдвига и соот ветственно на первом информационном входе коммутатора 5 и втором информационном входе коммутатора 4 - нулевые значени . При этом на каждом такте тактирующей серии импульсов положительные или отрицательные приращени  проход т соответственно на суммирующий .и вычитающий входы реверсивного счетчика 6. Начина  с N+1 такта тактирующей серии импульсов на выходах регистров 2 и 3 сдвига по вл ютс  задержанные на К тактов положительные или отрицательные; приращени , которые на каждом такте; задержанной серии тактовых импульсов поступают соответственно на вычитающий и суммирующий входы реверсивного счетчика 6. Таким образом, в любой момент времени после N+1 такта работы устройства содержимое реверсивного счетчика 6 равно алгебраической сумме приращений входного сигнала за последние N тактов работы устройства. Этим достигаетс  след щий режим работы устройства. Содержимое реверсивного счетчика 6 на каждом такте работы определ етс  как цифровое значение первой производной входного аналогового сигнала, причем быстродействие устройства определ етс  частотой генератора 7 тактовых импульсов, котора  должна быть не выще половины максимально допустимой частоты работы реверсивного счетчика 6. Таким образом, предлагаемое устройство реализует след щий режим вычислени  производной при тернарном кодировании приращений входного сигнала, что позвол ет повысить точность вычислений за счет исключени  флуктуации кода производной в счетчике 6, возн 1кающих при бинарном кодировании знакопеременных приращений входного сигнала и сохранении в качестве значащего младшего разр да счетчика результата. Формула изобретени  Дифференцирующее устройство, содержащее след щий аналого-цифровой преобразователь, соединенный информационным входом с входом устройства , тактирующим входом - с первым выходом генератора тактовых импульсов , первыми управл ющими входами первого и второго коммутаторов и тактируюо;им входом первого регистра сдвига, установочным входом - с щиной начальной установки устройства и установочными входами первого регистра сдвига и реверсивного счетчика , а выходом положительных приращений - с первым информационным входом первого коммутатора и с информационным входом первого регистра сдви га, подключенного выходом к первому информационному входу второго коммутатора соединенного вторым управл ющим входом с вторым выходом генератора тактовых импульсов и вторым управл ющим входом первого коммутатора ,.а выходом - с вычитающим входом реверсивного счетчика, подключен ного суммирующим входом к выходу первого коммутатора, а выходом - к выходу устройства, отличающеес  тем,что, с целью повьшени  точности, в него введен второй регистр сдвига, подключенный информационным входом к выходу отрицательных приращений след щего аналого-цифрового преобразовател  и второму информационному входу второго коммутатора, тактирующим входом - к первому выходу генератора тактовых импульсов, установочньм входом к шине начальной установки устройства j а выходом - к второму информационному входу -первого коммутатора . -.
SU843769358A 1984-07-06 1984-07-06 Дифференцирующее устройство SU1264170A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843769358A SU1264170A1 (ru) 1984-07-06 1984-07-06 Дифференцирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843769358A SU1264170A1 (ru) 1984-07-06 1984-07-06 Дифференцирующее устройство

Publications (1)

Publication Number Publication Date
SU1264170A1 true SU1264170A1 (ru) 1986-10-15

Family

ID=21130158

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843769358A SU1264170A1 (ru) 1984-07-06 1984-07-06 Дифференцирующее устройство

Country Status (1)

Country Link
SU (1) SU1264170A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 485475, кл. G 06 J 3/00, 1972. Патент US № 4409667, кл. 364-732, опублик. 1983. Авторское свидетельство СССР 1183962, кл. С 06 F 7/64, G 06 G 7/18, 1986. *

Similar Documents

Publication Publication Date Title
SU1264170A1 (ru) Дифференцирующее устройство
US3990071A (en) Data transmission system using frequency permutation codes
SU1149243A1 (ru) Реверсивный преобразователь двоичного кода в двоично-дес тичный
SU744544A1 (ru) Устройство дл преобразовани кодов
SU1285605A1 (ru) Кодовый преобразователь
SU1201836A1 (ru) Устройство дл вычислени модул вектора
SU1251103A1 (ru) Функциональный преобразователь
SU1124282A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код угловых единиц
SU368553A1 (ru) Оптимизатор режима работы интегрирующего
SU395831A1 (ru) Преобразователь правильной двоичной дроби в двоично-десятичную
SU662937A1 (ru) Устройство дл вычислени функции
SU1032448A1 (ru) Преобразователь пр мого кода в обратный
SU911521A1 (ru) Устройство дл получени квадратичной зависимости
SU993245A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
SU1383345A1 (ru) Логарифмический преобразователь
SU391560A1 (ru) Устройство для возведения в квадрат
SU734669A1 (ru) Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные
SU525944A1 (ru) Преобразователь двоичного кода в дес тичный
SU708344A1 (ru) Преобразователь двоичного кода в двоично-дес тичный и обратно
SU1113820A1 (ru) Инкрементный умножитель аналоговых сигналов
SU1348830A1 (ru) Устройство дл вычислени синуса и косинуса угла табличным методом
SU620018A1 (ru) Устройство аналого-цифрового преобразовани
SU960836A1 (ru) Функциональный преобразователь
SU651317A1 (ru) Цифровой интерпол тор
RU2055394C1 (ru) Устройство для вычисления корней