SU1113820A1 - Инкрементный умножитель аналоговых сигналов - Google Patents

Abstract

ИНКРЕМЕНТНЫЙ УМНОЖИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ, содержащий два аналого-цифровых преобразовател  след щего типа с переменным шагом уравновешивани , первый из которых соединен информационным входом с шиной ввода первого сомножител , тактирующим входом - с шиной ввода тактовых импул .ьсов и с входом триггера, выходом знакового разр да уравновешивающего кода - с первым входом первого сумматора по модулю два, a выходом знака рассогласовани  - с первым входом второго сумматора по модулю два,, подключенного вторым входом к выходу знакового разр да уравновешивающего кода второго аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани , соединенного выходом знака рассогласовани  с вторым входом первого сумматора по модулю два, информационным входом - с шиной ввода второго сомножител  , a тактирующим входом - с выходом триггера, и блок сдвига. подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, отличающийс  тем, что, с целью повышени  быстродействи  инкрементного умножител , в него введены дополнительные сумматор и блок сдвига, подключенный информационными входами к вькодам уравновешивающего кода второго аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани , кроме его знакового разр да, управл ющими входами - к выходам кода приращени  первого аналого-цифрового преобразовател  след (Л щего типа с переменным шагом уравновешивани , a выходами - к первой группе входов дополнительного сумматора , соединенного второй группой входов с выходами основного сумматора , входом управлени  режимом работы с выходом второго сумматора по модулю два, a выходами - с информационными входами выходного регистра, подключенного тактируюш м входом к вькоду триггера , причем выход первого сумматора по модулю два соединен с входом управлени  режимом работы основного сумматора, a выходы уравновешивающего К.1да первого аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани , кроме его знакового разр да, подключены к информационным входам основного блока сдвига, соединенного управл ющими входами с выходами кода приращени  второго аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани .

Description

i

Изобретение относитс  к вычислительной технике и может быть использовано в аналого-цифровых и гибридных вычислительньк устройствах, а также в специализированных вычисли ,тельных устройствах с различной формой представлени  информации дл  перемножени  аналоговых сигналов с представлением результата в цифровой форме,

Известно устройство дл  перемножени  аналоговых сигналов с цифровым выходом, содержащее два аналого-цифровых преобразовател  след щего типа , коммутатор, сумматор-вычитатель и элементы управлени  tl3.

Недостаток устройства - ограничен ный частотный диапазон перемножаемых аналоговых сигналов.

Известно также аналого-цифровое множительное устройство, содержащее накапливающий сумматор, коммутатор, комбинационный сумматор, группу элементов ИЛИ, два блока сдвига кода последовательного приближени , распределитель импульсов и два аналогоцифровь1х: преобразовател , каждый из которых содержит компаратор, цифроаналоговый преобразователь и регистр последовательного приближени  12.

Данное устройство характеризуетс  пониженным быстродействием.

Наиболее близким к изобретению  вл етс  инкрементный умножитель аналоговых сигналов, содержащий два аналого-цифровых преобразовател  след щего типа с переменным шагом уравновешивани , первый из которых соединен информационным входом с шиной ввода первого сомножител , тактирующим входом - с шиной ввода тактовых импульсов и с входом триггера, выходом знакового разр да, уравновешивающего кода - с первым входом первого сумматора по модулю два, а выходом знака рассогласовани  - с первым входом второго сумматора по модулю двaj подключенного вторым входом к выходу знакового разр да уравновешивающего кода второго аналого-цифрово го преобразовател  след щего типа с переменным шагом ура1вновешивани , соединенного выходом знака рассогласовани  с вторьм входом первого сумматора по модулю два, информацион ным входом - с шиной ввода второго сомножител , а тактирующим входом с выходом триггера, и блок сдвига.

138202

подключенный выходами к первой группе , входов комбинационного сумматора , соединенного второй группой входОв с выходами выходного регистра, 5 подключенного управл ющим входом к шине ввода тактовых импульсов и к управл ющим входам первого и второго аналого-цифровых преобразователей, а информационными входами - к выходам комбинационного сумматора, соединенного управл ющим входом с выходом первого коммутатора, подключенного информационными входами к выходам сумматоров по модулю два, а управл ющие ми входами - к управл ющим входам второго и третьего коммутаторов и к выходам триггера, причем блок сдвига соединен информационными и управл ющими входами с выходами второго и третьего коммутаторов соответственно, перва  и втора  группы информационных входов второго коммутатора подключены к выходам уравновешивающего кода первого и второго аналого-цифровых преобразователей соответственно, кроме их знаковых разр дов, а перва  и втора  группы информационных входов третьего коммутатора соединены с выходами кодов приращени  первого и второго аналого-цифровых преобразователей , каждый из которых содержит группу пороговых элементов, подключенных входами к выходу вычитающего узла, а выходами - к информационным входам приоритетного бло-г ка, соединенного тактирующим входом с тактирующим входом накапливающего Сумматора, а выходами - с выходами кода приращени  аналого-цифрового преобразовател  и с информационными входами накапливающего сумматора, подключенного управл ющим входом к выходу нуль-органа, а выходами разр дов - к входам цифроаналогового преобразовател , соединенного выходом с первым входом вычитающего узла, второй вход которого  вл етс  информационным входом аналого-цифрового преобразовател , а выход подключен к входу нуль-органа, выход которого  вл етс  выходом знака рассогласовани  аналого-цифрового преобразовател , а выходы разр дов накапливающего сумматора, включа  его знаковый разр д ,  вл ютс  выходами уравновешивающего кода аналого-цифрового преобразовател  .

3

Недостатком прототипа  вл етс  пониженное быстродействие, обусловле ное тем, что на получение одного результата умножени  затрачиваетс  два такта работы.

Цель, изобретени  - повышение быстродействи  инкрементного умножител  .

Поставленна  цель достигаетс  тем, что в инкрементный умножитель аналоговых сигналов, содержащий два аналого-цифровых преобразовател  след щего типа с переменным шагом уравновешивани , первьй из которых соединен информационным входом с шиной ввода первого сомножител , тдктирующим входом - с шиной ввода тактовых импульсов и с входом триггера,

выходом знакового разр да уравновешивающего кода - с первьгм входом первого сумматора по модулю два, а выходом знака рассогласовани  - с пер .вым входом второго сумматора по модулю два, подключенного вторым входом к выходу знакового разр да уравновешивающего кода второго аналогоцифрового преобразовател  след щего типа с переменным шагом уравновешивани , соединенного выходом знака рассогласовани  с вторым входом первого сумматора по модулю два, информационным входом - с шиной ввода второго сомножител , а тактирующим входом - с выходрм триггера, и блок сдвига, подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, введены дополнительные сумматор и блок сдвига , подключенные информационными входами к выходам уравновешивающего кода второго аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани , кроме его знакового разр да, управл ющими входами - к выходам кода приращени  первого аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани , а выходами к первой группе входов дополнительного сумматора, соединенного второй группой входов с выходами основного сумматора, входом управлени  режимом работы - с выходом второго сумматора по модулю два, а выходами - с информационными входами выходного регистра, подключенного тактирующим входом к выходу триггера, причем

204

выход первого .сумматора по модулю два соединен с входом управлени  режимом работы основного сумматора, а выходы уравновешивающего кода первого аналого-цифрового преобразовател  след щего типа с переменным шагом уравновешивани , кроме его знакового разр да, подключены к информационным входам основного блока

сдвига, соединенного управл ющими входами с выходами кода приращени  второго аналого -цифрового преобразовател  след щего типа с переменным шагом уравновешивани .

На фиг. 1 приведена блок-схема инкрементного умножител  аналоговых сигналов; на фиг. 2 - возможный вариант выполнени  блок-схемы каждого из аналого-цифровых преобразователей

след щего типа с переменным шагом уравновешивани .

Инкрементный умножитель аналоговых .сигналов содержит первый и второй аналого-цифровые преобразователи 1

и 2 след щего типа с переменным шагом уравновешивани , основной и дополнительный блоки 3 и 4 сдвига, основной и дополнительный сумматоры 5 и 6, выходной регистр 7, первый и второй сумматоры 8 и 9 по модулю два, триггер 10, шину 11 ввода первого сомножител , шину 12 ввода второго сомножител , выходы 13 инкрементного умножител , шину 14 начальной установки и шину 15 ввода

тактовых импульсов. Каждый из аналого-цифровых преобразователей 1 и 2 (фиг. 2) содержит (аналогично преобразовател м прототипа) вычитающий

узел 16, группу 17 пороговых элементов , приоритетный блок 18, накапливающий сумматор. 19, цифроаналоговый преобразователь 20 и нуль-орган 21. Инкрементный умножитель аналоговых

сигналов работает следующим образом.

Сигналом начальной установки с шины 14 осуществл етс  сброс в нулевое состо ние аналого-цифровых

преобразователей 1 и 2 (накапливающих сумматоров 19, вход щих в их состав ) и выходного регистра 7. При подключении аналоговых сигналов к шинам 11 и 12 ввода сомножителей и подаче тактирующих импульсов на шину 15 запускаетс  в работу первый аналогоцифровой преобразователь 1 и с задержкой на один такт через триггер 10 51 ( типа D) второй аналого-циФровой пре образователь 2. Аналого-цифровой преобразователь (фиг. 2) работает следующим образом. Сигналом Начальна  установка с шины 14 осуществл етс  сброс в О накапливающего сумматора 19. С шины 11 подключаетс  аналоговый сигнал а с шины. 15 - тактирукш ие импульсы, Вычитанедий узел 16 определ ет разность между входным напр жением и уравновешивающим напр жением обратно св зи с выхода цифроаналогового преобразовател  20, котора  приклады- . ваетс  к входу нуль-органа 21 и входам всех пороговых элементов группы 17. Знакочувствительные пороговые элементы срабатывают при достижении напр жением разности значений порогов , на которые настроены (например, по двоичному закону: 1, 2, 4, ...,2 условных единиц, где m - количество элементов группы). Приоритетный блок 18 в моменты времени, определ е мые тактовыми импульсами, вьздел ет старший по весу пороговый элемент из числа сработавших. Нуль-орган 21 в те же моменты времени определ ет знак напр жени  разности, которьй  вл етс  сигналом Знак рассогласова ни  аналого-цифрового преобразовате л . Коды с. выхода приоритетного блока 18 представл ют собой приращени  входного сигнала, скругленные до зна чени  кратного степени двойки, т.е.. представл ют собой одну единицу в со ответствующем разр де кода (позицион ный код). Коды с выхода приоритетног блока 16  вл ютс  сигналом Кода приращени  аналого-цифрового преобразовател . Код знака напр жени  раз ности с выхода нуль-органа 21 настра ивает накапливающий сумматор 19 по управл ющему входу на выполнение опе рации Сложение или Вычитание. В моменты времени, определ емые такт выми импульсами, накапливающий сумматор 19 добавл ет к своему содержимому или вычитает из него единицу соответствующего разр да, поступившую с приоритетного блока 18. ВЬЕХОДЫ накапливаннцего сумматора 19  вл ютс  выходами уравновешивающего кода аналого-цифрового преобразовател  и управл ют цифроаналоговым преобразователем 20, стрем сь уменьшить величину рассогласовани  между входным напр жением и напр жением обратной 06 св зи с выхода цифроаналогового преобразовател  20. Аналого-цифровой преобразователь 2 вьтолнен полностью аналогично аналого-цифровому преобразователю 1. Уравновешивающие коды с выходов Первого 1 и второго 2 аналого-цифровых преобразователей (кроме знаковьпс разр дов) сдвигаютс  под управлением выходов величины приращени  второго 2 и первого 1 аналого-щ1фровьк преобразователей и поступают на соответствукмцие группы входов основного 5 и дополнительного 6 суьматоров. Первый 8 и второй 9 сумматоры по модулю два анализируют знак выходного кода одного аналого-цифрового преобразовател  и знак приращени  другого и управл ют режимом работы (Сложение или Вычитание) сумматоров 5 и 6. Сумматор по модулю два выдает код О (Сложение) при равенстве знаков и код 1 (Вычитание ) при разных знаках. Таким образом, в каждом такте работы умножител  осуществл етс  добавление к содержимому выходного регистра 7 выходного кода первого аналого-цифрового преобразовател  1., сдвинутого на число разр дов, соответствующее величине приращени  второго аналого-цифрового преобразовател  2, и задержанного на один такт выходного кода второго аналогоцифрового преобразовател  2, сдвинутого на число разр дов, соответст-г вующее величине приращени  первого аналого-цифрового преобразовател  1 , При этом в выходном регистре 7 после каждого тактирующего импульса фиксируетс  код текущего значени  произведени  двух аналоговых сигналов, который и поступает на выходы 13 устройства . Алгоритм работы умножител  может быть описг.н следующими выражени ми: X, .х,-axil 4м 4 1 - операции вьтолн ют-у . у- i ftV- ( t- f ч ) с  в аналого-цифровых преобразовател х 1 и 2 i -У 1 У; (signx,@signfty) /Х4и//4У1 / (signy-@signuXi) /у{//ftx /, где х ,у. и х, у - цифровые значени  входньо: сигналов в моменты врем€ ни t и t,;

AX;j И лу - приращени 

входных сигналов за врем 

, tb . ; Ау.2 ; Oik in-1;

® - операци  суммировани  по модулю 2;

- модуль величины х;.

. Три слагаемых в последнем выражении суммируютс  на сумматорах 5 и 6 ,за один такт работы, в то врем  как в прототипе аналого-цифровые преобразователи работают поочередно, а

подсчет нового значени  произведени  сигналов осуществл етс  эа два такта работы. При этом, хот  в рассмотренном умножителе и включен дополнительный сумматор, однако исключены задержки в коммутаторах, в св зи с чем длина комбинационной цепочки дл  одного такта остаетс  примерно той же.

Таким образом, предлагаемый умножитель обеспечивает в 2 раза более высокое быстродействие, чем прототип, что и определ ет технико-экономическое преимущество его возможного использовани .

/А

фие.г

ftS/f.8 tf ОЛ. 3

Claims (1)

1. ИНКРЕМЕНТНЫЙ УМНОЖИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ, содержащий два аналого-цифровых преобразователя следящего типа с переменным шагом уравновешивания, первый из которьгх соединен информационным входом с шиной ввода первого сомножителя, тактирующим входом - с шиной ввода тактовых импульсов и с входом триггера, выходом знакового разряда уравновешивающего кода - с первым входом первого сумматора по модулю два, а выходом знака рассогласования - с первым входом второго сумматора по модулю два,· подключенного вторым входом к выходу знакового разряда уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, соединенного выходом знака рассогласования с вторым входом первого сумматора по модулю два, информационным входом - с шиной ввода второго сомножителя , а тактирующим входом - с выходом триггера, и блок сдвига, подключенный выходами к первой группе входов сумматора, соединенного второй группой входов с выходами выходного регистра, отличающийся тем, что, с целью повышения быстродействия инкрементного умножителя, в него введены дополнительные сумматор и блок сдвига, подключенный информационными входами к выходам уравновешивающего кода второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, управляющими входами - к выходам кода приращения первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, а выходами - к первой группе входов дополнительного сумматора, соединенного второй группой входов с выходами основного сумматора, входом управления режимом работы · с выходом второго сумматора по модулю два, а выходами - с информационными входами выходного регистра, подключенного тактирующим входом к выходу триггера, причем выход первого сумматора по модулю два соединен с входом управления режимом работы основного сумматора, а выходы уравновешивающего кода первого аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания, кроме его знакового разряда, подключены к информационным входам основного блока сдвига, соединенного управляющими входами с выходами кода приращения второго аналого-цифрового преобразователя следящего типа с переменным шагом уравновешивания.

   η 1113820 подключенный выходами к первой группе, входов комбинационного сумматора, соединенного второй группой входов с выходами выходного регистра, 5 подключенного управляющим входом к шине ввода тактовых импульсов и к управляющим входам первого и второго аналого-цифровых преобразователей, а информационными входами - к выходам 10 комбинационного сумматора, соединенного управляющим входом с выходом первого коммутатора, подключенного информационными входами к выходам сумматоров по модулю два, а управляющиг15 1ми входами - к управляющим входам второго и третьего коммутаторов и к выходам триггера, причем блок сдвига соединен информационными