SU474025A1 - Устройство дл вычислени логарифма отношени амплитуд двух импульсов - Google Patents

Description

решающего прохождение счетных импульсов в цифро-аналоговый преобразователь 5 и реверсивный счетчик 6, соединен со счетными входами последних. Выход цифро-аналогового нреобразовател  5 соединен со вторым входом схемы сравнени  2, образу  следующую систему. Реверсивный счетчик 6 предназначен дл  суммирова 1и  носледовательно следующих счетных импульсов, количество которых эквивалентно максимуму амплитудного значени  первого логарифмированного имнульса и дальнейшего вычитани  последовательно следующих счетных импульсов, количество которых эквивалентно максимуму амнлитудного значени  второго логарифмированного импульса . Входы, управл ющие суммированием, вычитанием и сбросом реверсивного счетчика 6, соединены с соответствующими выходами блок 7 переключени  режимов работы, предназначенного дл : а) включени  реверсивного счетчика ,6 в режимы суммировани  или вычитани  при наличии на входе устройства каждого нервого или соответственно каждого второго импульсов из пары измер емых; б) формировани  сигнала «сброс на цифроаналоговый преобразователь 5 в паузу после каждого входного импульса и формировани  сигнала «сброс на реверсивный счетчик 6 в паузу, предшествующую измереиию каждой следующей нары имиульсов, дл  подготовки цифро-аналогового преобразовател  5 к преобразованию логарифма амплитуды каждого следующего импульса и дл  подготовки реверсивного счетчика 6 к вычислению разности логарифмов амплитуд каждой следующей нары импульсов. С этой целью блок 7 переключени  режимов работы содержит две схемы сравнени , формирующие управл ющие сигналы при f K -lgt/Bx и Igf/Bx о, триггеры, схемы «И, «ИЛИ, «НЕ, соединенные между собой соответствующим образом, а три входа блока 7 соединены с выходами цифро-аналогового преобразовател  5, логарифмического усилител  1 и блока управлени  4. С выходом реверсивного счетчика 6 соединен вход блока 8 фиксации нул , представл ющего собой дешифратор с выходом «О и соединенного выходом с входом блока 7 переключени  режимов работы . Блок фиксации нул  предназначен дл  переключени  через блок 7 реверсивного счетчика 6 из режима вычитани  в режим суммировани  при прохождении его через нуль, что может иметь место при вычитании tii-п при Выход реверсивного счетчика 6 соединен с информационным входом блока 9 разрешени  считывани  результата, управл ющие входы которого соединены с выходами схемы сравнени  2, блока 7 переключени  режимов работы и блока управлени  4. Один вход блока управлени  4 соединен с входом «пуск устройства, а второй вход соединен с выходом блока переключепи  режимов работы , фиксирующим паузу между входными измер емыми импульсами, что позвол ет с по влением сигнала «пуск включить устройство

лишь при отсутствии на входе измер емых импульсов .

Работает устройство следующим образом. С сигналом «пуск на выходе блока уиравлени  4 в паузу между входными измер емыми импульсами сформируетс  сигнал, подготовивший устройство к началу вычислени . При по влении нервого измер емого импульса на входе логарифмического усилител  I срабатывает схема сравнени  2 (lgbnx b,;) и через схему совпадени  3 на входы цифро-аналогового преобразовател  5 и реверсивного счетчика 6 поступают счетные импульсы в течение всего времени нарастани  U, в результате чего с выхода цифро-аналогового преобразовател  5 формируетс  величина , пропорциональна  числу импульсов, пакапливаел1ых в реверсивном счетчике 6. В момент прохождени  через максимум и

дальнейщего уменьшени  (Ув.х до нул  не вызывает изменени  t/к, так как при сигнал с выхода схемы сравнени  2 отсутствует и схема совпадени  3 будет закрыта дл  прохождени  счетных импульсов. При (/вх 0

блоком 7 иереключени  режимов работы цифро-аналоговый преобразователь 5 будет переведен в нулевое состо ние, а реверсивный счетчик 6, запомннвший число Ль переключитс  в режим «вычитани . При по влении следующего импульса процесс преобразовани  его в эквивалентное число счетных импульсов nz происходит аналогично с одновременным вычитанием til-«2 в реверсивном счетчике 6. В случае, если (устройство было включено в наузу, предшествующую меньшему по амплитуде из входных имнульсов), то в процессе вычитани  в момеит прохождени  реверсивного счетчика 6 через «О по витс  сигнал с блока 8 фиксации нул , переключаюшнй через блок 7 переключени  режимов работы реверсивный счетчик 6 в режим «суммирование. При прохождении t/nx через максимум процесс вычислени  заканчиваетс  и при ( через блок 9 разрешени  считывани  произойдет считывание разности HI-«2, нропорционалыюй логарифму отношени  двух имнульсов . В паузу между вторым и третьим импульсами происходит установка «О цифро-аналогового преобразовател  5, реверсивного счетчнка 6 и нодготовка всех узлов устройства к аналогичному вычислению логарифма отношени  амплитуд следующей пары импульсов.

Предмет изобретени 

Устройство дл  вычислени  логарифма отношени  амплитуд двух импульсов, содержащее логарифмический усилитель, вход которого св зан с входом устройства, а выход - с первым входом схемы сравнени  и первым входом блока переключени  режимов, второй вход схемы сравнени  соединен с выходом цифро-аналогового преобразовател , а ее выход через схему «И - с первым входом цифро-аналогового преобразовател  и входом «сложение реверсивного счетчика, выход которого через блок разрешени  считывани  соединен с выходом устройства, и блок управлени , отличающеес  тем, что, с целью повышени  точности вычислени , второй вход схемы сравнени  соединен со вторым входом цифро-аналогового преобразовател  через блок переключени  режимов, один из выходов которого соединен с входом «вычитание реверсивного счетчика, подключенного выходом

через дополнительно введенный блок фиксации нул  к третьему входу блока переключени  режимов, третий выход его соединен со вторым входом блока разрешени  считывани ,

подключенного третьим входом к выходу схемы сравнени , а четвертый выход - с блоком управлени , выход которого соединен с четвертыми входами блока разрешени  считывани  и блока переключеии  режимов, и со вторым входом схемы «И, к третьему входу которой подключен тактовый вход устройства.