SU1183962A1

SU1183962A1 - Аналого-цифровой дифференциатор

Info

Publication number: SU1183962A1
Application number: SU843741036A
Authority: SU
Inventors: Boris N Malinovskij; Vitalij P Boyun; Leonid G Kozlov; Boris N Popov
Original assignee: Inst Kibernetiki Glushkova
Priority date: 1984-04-05
Filing date: 1984-04-05
Publication date: 1985-10-07

Description

Изобретение относится к автоматике и вычислительной технике и может ¹быть использовано, в частности, при построении цифровых измерительных, управляющих устройств, работающих 5 в реальном масштабе времени.

Цель изобретения - повышение точности формирования производной и сокращение аппаратурных затрат.

На чертеже изображена блок-схема аналого-цифрового дифференциатора.

Аналого-цифровой дифференциатор ; содержит следящий аналого-цифровой преобразователь 1, регистр 2 сдвига, первый и второй элементы НЕ 3 и 4, . >5 первый и второй элементы ИЛИ 5 и 6, счетчик 7 результата (реверсивного типа), генератор 8 тактовых импуль-, . сов и с первого йо четвертый элементы И 9 - 12. Генератор 8 формирует 20 две последовательности импульсов с одинаковой частотой следования: основную на первом выходе и задержанную на/половину периода тактовой частоты на втором выходе, 25

' Дифференциатор работает следующим образом.

С появлением сигнала на установочной входе осуществляется начальная установка в "0" счетчика следящего 30 аналого-цифрового преобразователя 1 и счетчика 7, в регистр 2 сдвига заносится начальное значение 010101,,,01, Входной аналоговый сигнал поступает на информационный вход следящего анадого-цифрового преобразователя 1, преобразуется им в послед&вательность бинарно-кодированньгх приращений, величина которых определяется знаком сигнала рассогласования в следящем до аналого-цифровом преобразователе, т.е, положительное приращение представляется уровнем логической единицы, а отрицательное - уровнем логического нуля. Бинарно-кодированные приращения 45 поступают на информационный вход!¹ регистра 2 сдвига, а также на первый вход элемента И 9 и через элемент НЕ 3 - на второй вход элемента Й 10«

На другие входы элементов И 9 и 10 по-50 ступают импульсы с первого выхода генератора тактовых импульсов, которые разрешают прохождение положительных

приращений через элементы И 9, ИЛИ 5 на суммирующий вход счетчика 7 или разрешают прохождение отрицательных приращений через элементы И 10, ИЛИ 6 на вычитающий вход счетчика 7. В течение первых N тактов тактирующей серии импульсов (Ν-разрядность регистра сдвига 2) на выходе регистра 2 сдвига формируются чередующиеся "0” и "1" начальные значения, заранее записанные в "регистр 2 сдвига. Эти значения поступают на каждом такте задержанной серии тактовых импульсов на входы реверсивного счетчика: сигнал "0" через элементы НЕ 4, И 12, ИЛИ 5 на суммирующий вход счетчика 7, сигнал ’Ί” через элементы И 11 и ИЛИ 6 на вычитающий вход счетчика 7. Начальное значение в регистре 2 сдвига выбрано так, что алгебраическая сум-’ ма приращений, поступивших только с выхода регистра 2 сдвига на счетчик 7 в течение первых N тактов задержанной серии тактовых импульсов, равна нулю.

Таким образом, к (Ν + 1)-му такту работы устройства содержимое счетчика Ί равно алгебраической сумме приращений, поступивших с выхода следящего аналогоуцифрового преобразователя 1. Начиная с N + 1-го такта тактирующей серии генератора 8 тактовых импульсов на выходе регистра 2 сдвига появляются задержанные бинарно-кодированные приращения , которые на каждом такте задержанной серии тактовых импульсов проходят: Положительные приращения через элементы И 11, ИЛИ 6 - на вычитающий вход счетчика 7, отрицательные через элементы НЕ 4, И 12 и ИЛИ 5 - на суммирующий вход счетчика 7. На каждом такте тактирующей серии импульсов осуществляется алгебраическое суммирование приращений в реверсивном счетчике 7, а на каждом такте задержанной серии тактовых импульсов - алгебраическое суммирование задержанных на N тактов приращений с обратным знаком. Таким образом, достигается следящий режим вычисления в цифровой форме производной входного аналогового сигнала.

1183962

Η αν. установка

Claims

АНАЛОГО-ЦИФРОВОЙ ДИФФЕРЕНЦИАТОР, содержащий следящий аналогоцифровой преобразователь, информационный вход которого является входом дифференциатора, а тактирующий вход подключен к первому выходу генератора тактовых импульсов, два элемента ИЛИ и счетчик результата, выходы разрядов которого являются выходами дифференциатора, о сличающийся тем, что, с целью повышения точности формирования производной и сокращения аппаратурных затрат, он содержит два элемента НЕ, четыре элемента И и регистр сдвига, соединенный информационным входом с выходом приращений следящего аналого-цифрового преобразователя, входом первого элемента НЕ и первым входом первого элемента И, тактирующим входом - с первым выходом генератора тактовых импульсов, вторым входом первого элемента И . и первым входом второго элемента И, а выходом - с входом второго элемента НЕ и с первым входом третьего элемента И, подключенного вторым входом к второму выходу генератора тактовых импульсов и первому входу § четвертого элемента И, соединенного вторым входом с выходом второго элемента НЕ, а выходом -с первым входом первого элемента ИЛИ, подключенного вторым входом к выходу первого элемента И, а выходом - к суммирующему входу счетчика результата, соединенного вычитающим входом с выходом второго элемента ИЛИ, подключенного входами . к выходам второго и третьего элементов И, а второй вход второго элемента И соединен с выходом первого элемента НЕ.

51) ,,,,1183962

>

1

1183962
2