SU1651293A1 - Имитатор дискретного канала св зи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  статистического моделировани  дискретных каналов св зи. Цель изобретени  - расширение функциональных возможностей за счет моделировани  канала св зи с квантованием выходного сигнала. Дл  этого в имитатор введены счетчик тактов, триггер, три элемента И, элемент НЕ, генератор тактовых импульсов и лини  задержки. Эти элементы позвол ют при подаче на вход имитатора символов 0 или 1 реализовать методом статистических испытаний по вление на выходе имитатора символов 07 в зависимости от значений переходных веро тностей , хран щихс  в блоке промежуточной пам ти. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  статистического моделировани  дискретных каналов св зи.

Цель изобретени  - расширение функциональных возможностей путем моделировани  канала св зи с квантованием выходного сигнала.

На чертеже приведена схема имитатора дискретного канала св зи.

Имитатор дискретного канала св зи содержит блок 1 синхронизации,генератор 2 марковской последовательности, блок 3 промежуточной пам ти, пороговый сумматор 4, генератор 5 случайных чисел, первый элемент И 6, счетчик 7 тактов, триггер 8, второй элемент И 9, третий элемент И 10, элемент НЕ 11, линию 12 задержки, генератор 13 тактовых импульсов и четвертый элемент И 14.

Имитатор дискретного канала св зи работает следующим образом.

На первый вход блока 1 синхронизации поступают внешние синхроимпульсы, сопровождающие информационные символы, поступающие на первый и второй входы триггера 8. Блок 1 вырабатывает сигнал, поступающий на вход синхроимпульса имитатора и запускающий генератор 5 случайных чисел, обнул ющий счетчик 7 тактов, останавливающий генератор 13 тактовых импульсов и запускающий генератор 2 марковской последовательности. После окончани  поиска состо ни  цепи Маркова на втором выходе генератора 2 по вл етс  сигнал, останавливающий генератор 5 случайных чисел и поступающий на вход линии 12 задержки, а с выхода генератора 5 случайных чисел на второй вход сумматора 4 поступает случайное, равномерно расоре- деленое в интервале от 0 до 1 число.

Блок 3 промежуточной пам ти представл ет собой матрицу веро тностей размеров 1x8, где I - число состо ний цепи

«

Ё

Os

сл

N Ю 00

Маркова, а в каждой  чейке i-й строки, где ,l, хранитс  веро тность Pik, где - номер столбца, и

P (/о)

есть сумма веро тностей перехода символа О в символы 0,1..k. С первого выхода генератора 2 марковской последовательности на первый адресный вход блока 3 поступает код I, соответствующий номеру состо ни  цепи Маркова и номеру строки матрицы веро тностей блока 3, а на второй адресный вход блока 3 со счетчика 7 поступает код k номера столбца матрицы веро тностей. На первом такте , и из блока 3 промежуточной пам ти на первый вход сумматора 4 поступает значение веро тности , равное веро тности перехода символа О в символ

0дл  1-го состо ни  цепи Маркова.

Пороговый сумматор 4 представл ет собой сумматор, первый выход которого  вл етс  сигналом переноса старшего разр да, а второй выход - его инверсией. На первом выходе сумматора 4 по вл етс  сигнал в том случае, если сумма чисел на входах сумматора не меньше единицы. В противном случае с второго выхода порогового сумматора на первый вход элемента И 14 поступает потенциал, разрешающий прохождение тактовых импульсов с выхода генератора 13 на вход счетчика 7 тактов. Генератор 13 тактовых импульсов запускаетс  сигналом с второго выхода генератора 3 марковской последовательности и задержанным на один такт в линии задержки. Период следовани  тактовых импульсов равен времени выбора значени  веро тности из блока 3 и суммировани  его с значением случайного числа из генератора 5.

Таким образом, на каждом такте происходит увеличение содержимого счетчика тактов на единицу, выбор следующего значени  веро тности в блоке 3. суммирование его со случайным числом в блоке 4. Этот процесс продолжаетс  до тех пор, пока их сумма станет не меньше единицы, а счетчик 7 при этом будет хранить код числа k. С второго выхода сумматора 4 перестает поступать разрешающий потенциал на элемент И А, а на первом выходе сумматора 4 по вл етс  сигнал, подготавливающий блок

1синхронизации к следующему циклу работы имитатора и разрешающий прохождение кода k с выхода счетчика 7 тактов через элемент И 6 на первые входы элементов И 9 и 10.

Если на вход имитатора поступает символ О, го с второго выхода триггера 8 на второй вход элемента И 10 поступает разрешающий потенциал и код k проходит через элемент t/l 10 на выход имитатора. Если на информационный вход имитатора поступает символ 1, то с первого выхода триггера 8

разрешающий потенциал поступает на второй вход элемента И 9 и код k через элемент И 9 поступает на элемент Н Е 11, где каждый разр д кода инвертируетс  и поступает на выход имитатора. Таким образом, каждому

0 информационному символу 0 или 1 в зависимости от состо ни  цепи Маркова, переходных веро тностей, соответствующих данному состо нию, и значению случайного числа становитс  в соответствие число k или

5 k, соответствующее числу тактов поиска веро тности из строки матрицы веро тностей такой, что сумма этой веро тности и случайного числа не меньше единицы. При этом k и k принимают целые значени  от 0 до 7.

0

Claims (1)

1. Формула изобретени  Имитатор дискретного канала св зи, содержащий генератор марковской последовательности , блок промежуточной пам ти,

   5 пороговый сумматор, генератор случайных чисел, первый элемент И, причем вход синхроимпульса имитатора соединен с входом запуска генератора марковской последовательности , первый выход которого подклю0 чен к первому адресному входу блока промежуточной пам ти, выход которого соединен с входом первого слагаемого порогового сумматора, первый выход которого подключен к первому входу первого элемен5 та И, а вход второго слагаемого порогового сумматора соединен с выходом генератора случайных чисел, вход останова которого подключен к второму выходу генератора марковской последовательности, о т л и ч а0 ю щ и и с   тем, что. с целью расширени  функциональных возможностей путем моделировани  канала св зи с квантованием выходного сигнала, в него введены счетчик тактов, триггер, второй, третий и четвертый

   5 элементы И, лини  задержки, генератортак- - товых импульсов и элемент НЕ, причем вход обнулени  счетчика тактов и вход останова генератора тактовых импульсов объединены с входом запуска генератора

   0 случайных чисел и подключены к входу синхроимпульса имитатора, второй выход порогового сумматора подключен к первому входу четвертого элемента И, второй вход которого соединен с выходом генератора

   5 тактовых импульсов, вход запуска которого подключен к выходу линии задержки, вход которой соединен с вторым выходом генератора марковской последовательности, выход четвертого элемента И подключен к счетному входу счетчика тактов, выход которого соединен с вторым адресным входом блока промежуточной пам ти и вторым входом первого элемента И, выход которого подключен к первым входам второго и третьего элементов И, единичный выход триггера соединен с вторым входом второго элемента И, выход которого подключен к

   информационному входу элемента НЕ, выход которого обьединен с выходом третьего элемента И и  вл етс  выходом имитатора, второй вход третьего элемента И соединен с нулевым выходом триггера, нулевой и единичный входы которого  вл ютс  информационными входами имитатора.