SU1019638A1 - Цифро-частотный умножитель - Google Patents

Abstract

ЦИФРО-ЧАСТОТНШ УМНОЖИТЕЛЬ, ссэдержавщй регистр управл ющего числа , счетчик импульсов и логический блок, состо щий, например, из группы импульсно-потенциальиых элементов И, выходги которых объединены элементом ИЛИ, причем пр мые выхода регистра управл ющего числа подключены к первым в-ходам логического блока, к вторым входам которого подключены пр мые выходы счетчика импульсов, отличающийс  тем, что, с целью повышени  точности,, в него введены инвертор, первый, второй и третий элементы И, элемент ИЛИ, триггер и дополнительный логический блок, СОСТОЯВШИ из группы элементов И, выхода которых объединены элементом ИЛИ, П1жчем перкле входы элементов И дополнительного лошческого блока соединены с пр Ао ки шлсрдами соотBeTCTBj ouiHX разр дов счетчЬка импульсов , вто&ае входы - с пр а« ми выходами соответствующих разр дов регист-ь ра управл хицего числа, остальные входы - с инверсшфш выходами всех пре№№упу1х младдвих разр дов регистра управл ющего числа, а выход элемента ИЛИ дополнительного логического блока подк1вочен к входу .инвертора и первому входу перйЬго элга«ента И, второй вход которого подключен к выходу логического блока   первсжу входу второго элемента И, второй вход которого подключен к гаосоду инвертора , а выход - к первому входу эле14ен та ИЛИ, второй вход которого подклк чен к выходу третьего элемента И и g к первому входу триггера, второй вход которого соединен с выходом первого элемента И, а выход - с первым входом третьего элемента И, второй вход которого соединен с входом счетчика импульсов.

Description

Изобретение относитс  к импульсной технике и может найти применение в устройствах обработки чиело-импуль ной, информации.. Известен цифро-частотный умножитель , содержащий на выходе двоичного умножител  дополнительный делитель, причем входное число умножаетс  на соответствующее число С1 Т Недостатком этого устройства  вл етс  низкое быстродействие. Наиболее близким по технической сущности к цредлагаемому  вл етс  устройство, содержащее регистр управ л ющего числа, счётчик импульсов и логический блок, причем пр мые выход регистра управл ющего числа подключе ны к первым входам логического блока ко вторым входам которого подключены пр мые выходы счетчика импульсов 2 J Логический блок может быть реализован на импульснр-потенциальных эле мента.х, . выходы которых объединены элементом ИЛИ, либо, например, с использованием тернарной логики. Недостатком известного устройства  вл етс  высока  погрешность. Цель изобретени  - повышение точности цифро-частотного умножител . Поставленна  цель достигаетс  тем, что в устройство, содержащее регистр управл ющего числа, Счетчик импульсов и логический блок, состо щий , например/ из группы импульснопотенциальных элементов И, выходы которых объединены элементом ИЛИ, причем пр мые выходы регистра управл ющего . числа подключ эны к первым входам логического блока, к вторьлл входам которого подключена пр мые выходы счетчика импульсов, введены инвертор, первый, второй и третий элементы И, элемент ИЛИ, триггер и дополнительный логический блок, состо щий из группы элементов И, выходы которых объединены элементом ИЛИ, причем первые входы элементов И дополнительного логического блока соединены с пр мыми выходами соответствующих разр дов счетчика импульсов, вторые входы - с пр мыми выходами соответствующих разр дов регистра управл ницего числа, остальные входы с инв1ерсными выходами всех пре,цылущих младших разр дов регистра управл ющего числа, а выход элемента ИЛИ дополнительного логического блока подключен к входу Инвертора и первом входу первого элемента И, второй вход которого подключен к выходу логического блока и первому входу второго элемента И, второй вход которого подключен к выходу инвертора, а выход - к первому входу элемента ИЛИ второй вход которого подключен к выходу третьего элемента И и к перво му входу триггера, второй вход которого соединен с выходом первого элемента И, а выход - с первым входом третьего элемента И, второй вход которого соединен с входом счетчика импульсов. На чертеже показана структурна  схема устройства. Устройство содержит логический блок 1, счетчик 2 импульсов, регистр 3 управл ющего числа, дополнительный логический блок 4, инвертор 5, первый б, второй 7 и третий 8 элементы И, элемент ИЛИ 9, триггер 10, причем логический блок 1 может быть выполнен , например, на импульсно-потенциальных элементах И ll-lfll-P и элементах ИЛИ 12, а дополнительный логический блok 4 содержит элементы И 13-lfl3-(P-l и элемент ИЛИ 14. Устройство работает следующим образом . Перед.началом работы в регистре 3 хранитс  код управл ющего числа, -а счетчик 2 находитс  в нулевом состо нии . . j. Допустим, что в регистре 3 записан такой код, что в самом младшем разр де присутствует логическа  1, т.е. BQ 1. На вход счетчика 2 начинают поступать импульса числа X. Поскольку все элементы И блока 4 до поступлени  количества импульсов X 2 закрыты, то ус тройство работает таким образом, что импульсы через элементы ll-lfll-P и 12, открытый элемент 7 и элемент ИЛИ 8 поступают на выход устройства. После поступлени  числа импульсов X 2 элемент 13-1 блока 4 открываетс , элемент 7 закрываетс  сигналом элемента 5, поступающим от элемента 14, а импульсы с выхода блока I поступают через открытый элемент 6 на счетный вход триггера 10. КажД5ЛЙ ВЫХОДНОЙ импульс блока 1, по вившийс  на К-м входном импульсе числа X, проходит на выход устройства через элемент 9 на следукадем (К+1)-м импульсе. Эта задержка на один такт входного числа X осуществл етс  при помощи триггера 10 и элемента 8. Если .же в регистре 3 будет записано также число, что Ъд - т° при тех значе ни х X, когда триггер Р-2 разр да счетчика 2 будет находитьс  в единичном положении, элемент 13-2 блока 4 будет открыт и импульсы с выхода элемента 12 будут задерживатьс  на один такт входного числа с помс дью строб-импульса, вырабатываемого цепью элементов 14,6, триггера 10 и элемента 8, В предлагаемом цифро-частотном умножителе достигнуто уменьшение максимальной погрешности по сравнению с известным в качестве которого прин ты серийно выпускаемые микросхемы К 155ИЕ8. Экспериментальные исследовани  показывают, что дл  шеетираэр дного цифро-частотного умножител  значение максимальной погрешности составл ет 0,890625, в то врем  как в известном - 1,390625.

Необходимо отметить, что в предлагаемом устройстве достигнуто также уменьшение значений максимальной погрешности при любом возможном значении управл ницего кода и уменьшение погрешности внутри каждого цикла

умножени . Эти обсто тельства .очень важны при построении число-импульс- ; ных функциональных преобразователей, значени  управл кицего кода в которых могут и не включать те числа, при которых возникает максимальна  абсо .лютна  погрешность. Таким образом, в предлагаемом цифро-частотном умножителе достигнуто улучшение точностных характеристик в целом .

Claims (1)

1. ЦИФРО-ЧАСТОТНЫЙ УМНОЖИТЕЛЬ, содержащий регистр управляющего числа, счетчик импульсов и логический блок, состоящий, например, из группы импульсно-потенциальных элементов И, выходы которых объединены элементом ИЛИ, причем прямые выходы регистра управляющего числа подключены к первым в-ходам логического блока, к вторым входам которого подключены прямые выходы счетчика импульсов, о тли чающий с я тем, что, с целью повышения точности,, в него введены инвертор, первый, второй и третий элементы И, элемент ИЛИ, триггер и дополнительный логический блок, состоящий из группы элементов И, выхода которых объединены элементом ИЛИ, причем первые входа элементов И дополнительного логического блока соединены с прямыми выходами соответствующих разрядов счетчйка импульсов, вторые входа - с пря»«ми выходами соответствующих ^разрядов регистр ра управляющего числа, остальные входы - с инверсными выходами всех предыдущих младших разрядов регистра управляющего числа, а выход элемента •ИЛИ дополнительного логического блока подключен к входу инвертора и первому входу первЪго элемента И, второй вход которого подключен к вы- § ходу логического блока я первому входу второго элемента И, которого подключен к выходу инверто- ι~ ра, а выход - к первому входу элемен-£ та ИЛИ, второй вход которого подключен к выходу третьего элемента Ии В к первому входу триггера, второй вход которого соединен с выходом пер- * вого элемента И, а выход - с первым ζ входом третьего элемента И, второй вход которого соединен с входом счетчика импульсов. J в торой вход ΪΛ (tv инвапчтч-. *