SU512468A1 - Устройство дл делени - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

19 «Запуск начальной установки триггера управлени .

Работа устройства происходит следующим образом.

Перед началом цикла Вычислени  в регистр 2 делимого записываетс  делимое, в регистр 4 пам ти и iB регистр 5 дел-ител  - делитель, буферный регистр 12 приводитс  в нулевое состо ние.

Сигнал «а входе 19 «Запуск устанавливает триггер 5 в такое состо ние, при котором элемент «И W -подготовлен дл  пропускави  импульсов с входа 13 устройства, а эле.мент «И 9 закрыт дл  пропускани  этих импульсов. Триггер 14 реверса находитс  в состо нии, iKOTOipoe в,ключает .в регистре 5 дел;ител  вычитающий вход, а в буферном регистре 12 сум.мирующлй вход.

11|мпульсы, поступающие па вход 13, поступают На .вычитание в регистр 5 делите т , на суммирование в буферный репистр 12; па в.ход элемента «И 10 и через элемент «ИЛИ 6 на вычитание в репистр 2 дел имого.

После того, как блок // обнаружит ;нулеiSoe состо ние регистра 5 делител , он выдает импульс, «оторый мЗМенит состо ние триггера 14 (реверса, поступит на разрешающий вход блока 5 сравнени  (кодов), поступит на вход элемента «И 16.

После этого момента регистр 5 делител  начнет работать на суммирование, буферный репистр 12 - на вычитание.

Бло;к 5 сравибни  про:из1водит сравнение кодов регистра 4 пам ти (де тител ) и регистра 2 делимого. Блок 3 .сравнени  выдает на выход сигнал только в том случае, если число в репистре 4 пам ти больше числа в регистре 2 делимого и на выходе блока // .присутствует импульс.

В противном случа-е на его в,ыходе сигнал jfie по вл етс  т. е. до тех пор, пака не определена целочисленна  часть частного, блок 5 сравнени  не срабатывает.

На вход счетчика 18 целого результата через элемент «И 16 поступит импульс, поскольку на второй ВХОД этого элемента «И поступает разрешающий сигнал с выхода триггера 8 упра;влени . Запрещающий сигнал указанного триггера запирает элемент «И /5. Таким образом, делимое уменьщаетс  на величину делител . Затем по мере Поступлени  импульсов иа вход логиче ский обнаружит обнуление буферного регистра 12. Импульс с выхода бло,ка // повторит уже описанный путь, после чего делимое в регистре 2 ВНОВЬ уменьшитс  на величину делител .

Этот процесс будет продолжатьс  столько раз, сколько раз делитель целиком уложитс  в делимом. Это количество определит целочислениую часть частного.

Когда число в регистре 2 дели.мого впервые окажетс  (меньше, чем число в 1регистре 4 пам ти, а иа выходе бло,ка 11 по витс  очередной |Импульс, блол 3 сравнени  выдает импульс , который измен ет состо ние триггера

8 управлени , после чего элемент «И 10 и элемент «И 16 закрыты дл  прохождени  импульсов , а элемент «И 9 и эле.мент «И 15 подготовлены дл  пропускани  соответствующих

сигналов.

Теперь импульсы с входа 13 устройства через эле.мент «И 9 поступают на вход делител  7, поэтому на вход релистра 2 делимого поступают импульсы, частота которых в К раз

меньше, чем частота и.М1пульсов на входе 13 устройства. На входах регистра 5 делител , буферного регистра 12 частота импульсов остаетс  неизменной.

Далее .процесс продолжаетс  таким же образо .м, ка.к описано выше, за исключением того, что и.мпульсы с выхода блока // через эле.мент поступают на вход счетчика 17 дробного результата. Процесс делени  будет продолжатьс  до тех пор, пока .не сработает

блок 1 вы влени  -нулевого состо ни  регистра делимого.

Рассмотрим, iKaiKoe ч.исло 0:кажетс  в счетчике дробного результата по окончан1ии олерации делени .

Врем , 3 течение которого счетчик /7 будет заполн тьс  импульсами, разно:

(I)

t К is

где / - врем  заполнени  счетч.ика /7;

Л - коэффициент делени  делител  7; .V - делимое (число, записанное в регистре дели.мого 2); /Уц - цела  часть частного, записанна 

в счетчике 18; fв - период сле:дова:ни  импульсов на

входе устройства 13.

За это врем  на входе счетчика 17 по витс  число импульсо-в

)

/ .м

/вх-Л д

Rv ;т

,,)

(П) N,

где Лд - делитель (число, записанное з регистрах 4, 5).

Из формулы II ВИДНО, что увеличива  ДО можно добитьс  любой необходимой точности частного.

П р и .м е р. Пусть делимое 20, делитель 6; необ.ходи.мо получить частное с точностью до двух знаков после зап той. - Выбираем К 100.

После запуска устройства по 1входу 19 «ЗаinycK на выходе логического блака 11 по витс  три импульса, которые через открытый элемент «И 16 поступ т на счетчик /8 целого результата.

После по влени  третьего импульса блок 3 сравнени  выдает сигнал, поскольку к этому моменту :в регистре 2 делимого записано число 2, а 3 регистре пам ти 4 - число б; триггер 8 измен ет свое состо ние.

;В соответстзии с формулой II з С4етчи.л /7 дробного результата поступит «др ч::сло импульсов , а именно:

100(20-18)

: 00

6

Таким образом, частное определитс  как показани  обоих счетчиков, отделенные зап той , а именно 3,33.

За это врем  через вход устройства поступит 33x6 198 импульсов, т. е. после поступлени  еще двух импульсов, 1которые уже не вли ют на полученный результат, блок / зарегистрирует нулевое состо ние регистра 2 и выдаст сигнал на оконча.ние делени ;

Задавшись К 1000, можно получить три 3)На,ка после зал той и т. д.

Claims (1)

1. Формула изобретени 

   Устройство дл  делени , содержащее счетчик целого результата, элементы «И, «ИЛИ, регистр делимого, первый выход которого соединен с блоком .вы влени  нулевого состо ни  репистра делимого, регистр делител , выход которого через блок оиределени  нулевого состо ни  регистра делител  и буферного регистра и триггер резерса соеди.ке;н с первым входам буферного регистра и первым входом

   регистра делител , второй вход лоторого соединен со входом устройства и со вторым входом буферного регистра, выход которого соединен с соотззтствующнм входом блока оиределани  нулевого состо ни  регистра делител  и буферного регистра, отличающеес  тем. что, с целью повыщени  точности устройства , В него введены счетчик дробного результата , делитель, триггер управлени , регистр

   пам ти и блсхк сразиенл , первый вход которого соединен с регистром пам ти, второй вход -соединен со входом триггера реверса и с первыми входами первого и второго элемента «И выходы которых соответствеино соединены

   ico счетчиками дробного и целого результатов, вторые входы первого и второго эле.ментов «И соединены с первы.м и вторым выходами триггера управлени  и с первыми входами третьего и четвертого элементов «И, вторые входы которых соединены с входом устройства, выход третьего элемента «И соединен с входом делител , выход которого соединен с первым входо; . элемента «ИЛИ, второй в.ход которого -соединен с выходом четвертого элемента «И,

   выход которого соединен с входом регистра делимого, зторой выход которого соединен с третьим входом блока сравнени , выход которого соединен с первым .входом триггера улзазлени , второй вход .которого соединен с

   шиной начальной установки триггера управлени .

   /

   A-.