SU1647888A2 - Счетное устройство - Google Patents

Abstract

Изобретение относитс  к цифровой технике и может быть использовано дл  быстрого пересчета импульсов Цель изобретени  - повышение быстродействи . Цель достигаетс  введением новых функциональных св зей между схемными элементами . Устройство содержит разр ды 1-1 - 1-N,каждый из которых содержит юиггер2 пам ти и два коммутационных триггера 3 и 4, выполненные в базисе И-НЕ (ИЛИ-НЕ), входную шину 5 В описании изобретени  приводитс  вариант реализации структуры в базисе элементов И-НЕ, 1 ил

Description

Изобретение относитс  к цифровой технике и может быть использовано дл  быстрого пересчета импульсов.

Целью изобретени   вл етс  повышение быстродействи .

На чертеже приведена функциональна  схема предлагаемого счетного устройства.

Счетное устройство содержит разр ды 1-1 - 1-N, каждый из которых содержит триггер 2 пам ти, первый 3 и второй 4 коммутационные триггеры, входную шину 5, каждый из триггеров разр да выполнен на паре логических элементов И-НЕ. В каждом из разр дов 1-1 - 1-N пр мой выход триггера 2 пам ти соединен с входом установки первого коммутационного триггера 3, инверсный выход которого соединен с входом установки триггера 2 пам ти, инверсный выход второго коммутационного триггера 4 соединен с входами сброса триггера 2 пам ти и первого коммутационного триггера 3. В каждом из разр дов 1-2 - 1-N пр мой выход первого коммутационного триггера 3 со- едикен с входом установки второго коммутационного триггера 4, пр мой выход второго коммутационного триггера 4 первого разр да 1-1 соединен с входами сброса

коммутационных триггеров 3 и 4 всех последующих разр дов 1-2 - 1-N. Пр мой выход второго коммутационного триггера 4 второго разр да 1-2 соединен с входом сброса первого коммутационного триггера 3 третьего разр да 1-3, пр мой выход второго коммутационного триггера 4 которого соединен с входами сброса коммутационных триггеров 3 и 4 разр дов с 1-4 по 1-(К-1) и с входом сброса первого коммутационного триггера 3(1-К)-го разр да. Пр мой выход второго коммутационного триггера 4 каждого из разр дов с 1-4 по 1-(К-1)и с 1-{К+1) по 1-(N-1) соединен с входом сброса первого коммутационного триггера 3 последующего разр да. Пр мой выход второго коммутационного триггера 4(1-К)-го разр да соединен с входами сброса коммутационных триггеров 3 и 4 всех последующих разр дов 1-(К+1)- 1-N. С входами сброса всех коммутационных триггеров 3 и 4 разр дов 1-1 - 1-N соединена входна  шина 5. Инверсный выход первого коммутационного триггера 3 разр да 1-1 соединен с входами сброса коммутационных триггеров 3 и 4 всех последующих разр дов 1 -2 - 1-N и с входом сброса второго коммутационного триггера 4

Ё

ON

4 00 00 00

ГО

разр да 1-1, инверсный выход триггера 2 пам ти которого соединен с входом установки второго коммутационного триггера 4 этого же разр да 1-1. Пр мой выход второго коммутационного триггера 4 второго разр да 1-2 соединен с входом установки первого коммутационного триггера 3 разр да 1-3, пр мой выход второго коммутационного триггера 4 которого соединен с входом установки первого коммутационного триггера 3 (1-К)-го разр да, а пр мой выход второго коммутационного триггера 4 каждого из разр дов с четвертого 1-4 по (К-1)-й 1- (К-1) и с (К+1)-го 1-(К-И) по ( 1-(N-1) соединен с входом установки первого коммутационного триггера 3 последующего разр да.

Счетное устройство работает следующим образом.

Пр мой код состо ни  счетчика снимаетс  с пр мых выходов триггеров 2 пам ти всех разр дов.

Рассмотрим работу счетчика из исходного состо ни  логического О на пр мом выходе триггера 2 пам ти разр да 1-(К+1) и логической 1 на пр мых выходах триггеров пам ти всех остальных разр дов. По фронту ближайшего импульса на шине 5 триггеры 2 пам ти разр дов с 1-1 по 1-К устанавливаютс  в нулевое состо ние, а триггер 2 пам ти разр да 1-(К+1) устанавливаетс  в единичное состо ние. По срезу этого импульса на шине 5 сначала через врем  2 ta по вл етс  логический О на выходе переноса первого 1-1 разр да, затем через врем  3 ts по вл ютс  логические нули на выходах переносов разр дов со 2-го 1-2 по 1-К, а логическа  1 - на выходе переноса разр да 1-(К+1). После этого пересчет входных импульсов ведетс  в разр дах с 1-1 по 1-К, в разр дах с 1(К-И)по 1-N происходит установка логической 1 на выходах переноса следующим образом. Логическа  1 с выхода переноса разр да 1-(К+1) поступает на единичный вход триггера 3 разр да 1- (К+2) и вызывает по вление через ta на его выходе логического О, который, в свою очередь, вызывает установку логической 1 через t3 на выходе переноса разр да 1- (К+2). Таким образом, сигнал переноса на выходе разр да 1-(К+2) формируетс  через врем  2t3. Затем логическа  1 с выхода переноса разр да 1-(К+2), поступа  на вход разр да 1-(К+3), вызывает в нем аналогичные процессы, т.е. снова через врем  2t3 на выходе переноса разр да 1-(К+3) по витс  логическа  1 и т.д. последовательно до разр да 1-N. Дл  правильной работы счетчика в управл ющем режиме с максимальным быстродействием необходимо, чтобы логическа  1 на выходе переноса последнего разр да 1-N по вилась к моменту прихода фронта 2-го импульса по шине 5, что

равносильно установке всех триггеров пам ти разр дов с 1-1 по 1-К в единичное состо ние. А это соответствует следующему условию N К + (2к-1) -Т + , где Т - период следовани  тактовых импульсов по

шине 5. Из этого выражени  следует выбирать параметры N и К. Так, например, при К-4, т.е. когда четвертый разр д выполн ет функцию К-го, и при минимальном периоде следовани  импульсов Т 5t3, определ емого быстродействием симметричного Т-триггера первого разр да 1-1 получим N 42, при К-5 N 88 и т.д.

Таким образом, несмотр  на то, что в разр дах с 1-2 по 1-3. с 1-4 по 1-К и с

1-(К+1) по 1-N организован сквозной перенос , и несмотр  на то, что в разр дах с 1-2 по 1-N используетс  несимметричные Т- триггеры, каждый из которых в отдельности может переключатьс  при минимальном периоде следовани  тактовых импульсов, равном 6t3, достигаетс  работа счетчика в управл ющем режиме с минимальным периодом следовани  тактовых импульсов по шине 5, равным 5t3, определ емым быстродействием симметричного Т-триггера первого разр да 1-1.

Claims (1)

1. Формула изобретени 

   Счетное устройство по авт. св. N° 1228268, отличающеес  тем, что, с целью повышени  быстродействи , первый разр д выполнен как симметричный, а каждый из разр дов с второго по К-й как несимметричный , Т-триггер на трех триггерах, два из которых  вл ютс  коммутационными триггерами, а третий - триггером пам ти, инверсный выход первого коммутационного триггера и пр мой выход второго коммутационного триггера первого разр да соединены с входами сброса коммутационных триггеров всех последующих разр дов, пр мой выход второго коммутационного триггера второго разр да соединен с входами сброса и установки первого коммутационного триггера третьего разр да, пр мой выход второго коммутационного триггера которого соединен с входами сброса всех коммутационных триггеров разр дов с четвертого по (К-1)-й и с входами сброса и установки первого коммутационного триггера К-го разр да, пр мой выход второго коммутационного триггера каждого из разр дов с четвертого по (К-1)-й соединен с

   ходами сброса и установки первого комму- ационного триггера последующего разр да , а в каждом Т-триггере пр мой выход триггера пам ти соединен с входом установки первого коммутационного триггера, инверсный выход которого соединен с входом установки триггера пам ти, инверсный выход второго коммутационного триггера соединен с входами сброса триггера пам ти и первого коммутационного триггера, в каждом Т-триггере, кроме первого, пр мой вы0

   ход первого коммутационного триггера соединен с входом установки второго коммутационного триггера, в первом разр де инверсный выход триггера пам ти соединен с входом установки второго коммутационного триггера, инверсный выход первого коммутационного триггера соединен с входом сброса второго коммутационного триггера , а входы сброса коммутационных триггеров соединены с входной шиной счетного устройства.

   /-/1-21-3

   J

   Ц1-К

   К+1

   1 N