SU1443137A1 - Г-триггер - Google Patents
Г-триггер Download PDFInfo
- Publication number
- SU1443137A1 SU1443137A1 SU874236560A SU4236560A SU1443137A1 SU 1443137 A1 SU1443137 A1 SU 1443137A1 SU 874236560 A SU874236560 A SU 874236560A SU 4236560 A SU4236560 A SU 4236560A SU 1443137 A1 SU1443137 A1 SU 1443137A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- flip
- flop
- output
- inverters
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к области импульсной техники. Триггер может быть использован дл индикации моментов окончани параллельных переходных процессов. Целью изобретени - вл етс расширение обдасти примене- ни . Г-триггер содержит элемент ИЛИ-НЕ 1, КМОП инверторы 2, МОП- транзисторы 3 п-типа, МОП-транзистор 4 р-типа, резистор 5, входы 8, выход 9. Цель изобретени достигаетс обеспечением возможности использовани только КМОП-инверторов, а также повьш1ением функциональной надежности путем введени дополнительного МОП- транзистора р-типа, что позвол ет отключить питание от КМОП-.инв ер торов в опасном дл них состо нии Г- триггера. Введение дополнительного резистора позвол ет ограничить ток через открытые МОП-транзисторы п- типа КМОП-инверторов. Триггер переключаетс в соответствующее логическое состо ние при равенстве этому логическому состо нию сигналов на всех входах В. 1 ил. с (Л
Description
..
8
-йь
4;а СО
00
Изобретение оттюситс к импульсной технике и может быть использовано дл индикации моментов окончани параллельных переходных процессов,
Цель изобретени - расширение области применени Г-триггера путем обеспечени возможности использовани в н ем КМОП инверторов и повышение его функциональной надежности, так как введение дополнительного МОП-транзистора р-типа позвол ет отключить питание от КМОП-инверто- ров в опасном дл них состо нии Г-триггера, а дополнительного резис- тора - ограничить при этом ток через открытые МОП-транзисторы п-типа этих инверторов.
На чертеже представлена принципиальна электрическа схема Г-триг- гера.
Триггер содержит элемент ИЛИ-НЕ 1, КМОП-инверторы 2, МОП-транзисторы п-типа 3 и р-типа А, .резистор 5, каж- дьй инвертор 2 содержит МОП-транзисторы п-типа 6 и р-типа 7, затворы которых соединены с входом инвертора 2, исток транзистора 7 соединен с входом питани инвертора 2, его сток с выходом инвертора 2 и истоком транзистора 6, сток которого соединен с общей шиной, в первом инверторе 2 транзистор 7 может быть исключен . Входы инверторов 2 соединены с с входами 8 Г-триггера, их выходы - с входами элемента ИЛИ-НЕ 1, выход которого соединен с выходом 9 Г-триггера и затворами транзисторов 3 и 4, источки транзисторов 3 соединены с выходом инвертора 2, а их стоки - с выходами инверторов 2, соответственн входа питани которых соединены со стоком транзистора 4, исток последнего соединен с шиной питани и через резистор 5 с выходом первого инвер- тора 2.
Г-триггер работает следующим образом .
Пусть исходно на всех входах 8 Г-триггера имеютс низкие потенциалы на выходах инверторов 2 высокие потенциалы, а на выходе элемента , т,е, выходе 9 Г-триггера, - низкий потенциал, закрывающий транзисторы 3 и открывающий транзистор 4, До тех пор, пока хот бы на одном из входов 8 Г-триггера сохран етс низкий потенциал, на выходе инвертора 2 бу
0 5
0
5
дет высокий потенциал, вследствие чего на выходе элемента 1. т.е. выходе 9 Г-триггера, сохран етс низкий потенциал,
Пусть теперь на всех входах 8 Г-триггера устанавливаютс высокие потенциалы, в результате чего на выходах всех инверторов 2 по вл ютс низкие потенциалы, а на выходе элемента 1, т.е. выходе 9 Г-триггера, - высокий потенциал. Последний открывает транзисторы 3 и закрывает транзистор 4, Теперь высокий потенциал на выходе 9 Г-триггера сохран етс до-| тех пор, пока хот бы на одном из : его ВЫХС1ДОВ 8 имеетс высокий потенциал, в результате чего низкий потенциал через открытый транзистор 6 инвертора 2 поступает не только на выход этого инвертора, но и на выходы всех остальных инверторов 2 через открытые транзисторы 3, При этом -шина питани отключена от входов питани инверторов 2 закрытым транзистором 4,
После того, как на всех входах 8 Г-триггера снова устанавливаютс низкие потенциалы, закрываютс транзисторы 6 всех инверторов 2, Тогда благодар резистору 5 на выходе инвертора 2 по вл етс высокий потенп циал, что вызывает по вление на выходе элемента 1, т,е, выходе 9 Г- триггера, низкого потенш-5ала. Последний закрывает транзисторы 3 и открывает транзистор 4, подключив тем самым шину питани к входам питани инверторов 2, в результате чего и на их выходах также по вл ютс высокие потенциалы, что возвращает Г-триггер в исходное состо ние,
Предлагаемое техническое решение обеспечивает работоспособность Г- триггера и при использовании КМОП- инверторов. Кроме того, при единичном логическом состо нии выхода 9 Г-триггера (наличие при этом выходе высокого потенциала) ток через открытые МОП-транзисторы п-типа этих инверторов (транЗ исторы 6) ограничиваетс резистором 5, что предотвращает выход из стро этих инверторов при любых комбинаци х значений на их входах .(входах Г-триггера) .
Claims (1)
- Формула изобретениГ-триггер, содержащий (п-1) МОП- транзисторов п-тип.а, п-входовый элемент ИПИ-НЕ и п инверторов, входы3которых соединены соответственно с п-входами Г-триггера, а выходы - с входами элемента ИПИ-НЕ, выход кото рого соединен с выходом Г-триггера. и затворами МОП-транзисторов п-типа истоки которых соединены с первым входом элемента ИПИ-НЕ, а стоки - с его остальными входами, отличающийс тем, ЧТО , с целью расширени области применени и по1443137вьппени его функщ1ональной надежности , В него введены резистор и МОП- транзистор р-типа, причем первый вход элемента ИЛИ-НЕ соединен через резистор с шиной питани Г-триггера и истоком МОП-транзистора р-типа, затвор которого соединен с выходом Г-триггера, а сток -с входами пита- 10 и (п-1) инверторов, кроме первого инвертора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874236560A SU1443137A1 (ru) | 1987-04-27 | 1987-04-27 | Г-триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874236560A SU1443137A1 (ru) | 1987-04-27 | 1987-04-27 | Г-триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1443137A1 true SU1443137A1 (ru) | 1988-12-07 |
Family
ID=21300927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874236560A SU1443137A1 (ru) | 1987-04-27 | 1987-04-27 | Г-триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1443137A1 (ru) |
-
1987
- 1987-04-27 SU SU874236560A patent/SU1443137A1/ru active
Non-Patent Citations (1)
Title |
---|
Автоматное управление асинхронными Процессами в ЭВМ и дискретных системах. / Под ред. В.Н.Варшавского. М.: Наука, 1986, с. 79, рис. 4.2. . Авторское свидетельство СССР № 1359887, кл. Н 03 К 3/353, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890013862A (ko) | 전압레벨 변환회로 | |
KR910013734A (ko) | 잡음 허용 입력 버퍼 | |
KR900001042A (ko) | Cmos 인버터를 구비한 반도체 집적회로 | |
US4749886A (en) | Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate | |
KR910002127A (ko) | 전원절환회로 | |
KR970055474A (ko) | 프리차지회로를 내장한 씨모스(cmos) 출력회로 | |
KR920001523A (ko) | 검출 회로를 포함하는 반도체 집적회로 | |
SU1443137A1 (ru) | Г-триггер | |
KR880006850A (ko) | 3스테이트 부설 상보형 mos집적회로 | |
KR19990030231A (ko) | 인에이블 입력을 가진 rs 플립-플롭 | |
SU1474831A1 (ru) | Г-Триггер | |
SU921052A1 (ru) | Триггер на КМОП транзисторах | |
SU1676069A1 (ru) | Многостабильный триггер | |
SU1182665A1 (ru) | Элемент с трем состо ни ми | |
SU1413722A1 (ru) | Парафазна логическа КМОП-схема | |
SU743200A1 (ru) | Элемент с трем состо ни ми | |
SU1492467A1 (ru) | Элемент с трем состо ни ми на КМДП-транзисторах | |
SU1615879A1 (ru) | Счетчик с начальной установкой | |
SU790330A1 (ru) | Быстродействующий преобразователь уровней напр жени на дополн ющих мдп транзисторах | |
SU1385277A1 (ru) | Магистральный формирователь импульсов | |
KR930004717Y1 (ko) | 고속 씨모스 다이나믹 버퍼회로 | |
SU1492454A1 (ru) | Тактируемый Е-триггер | |
SU1598159A1 (ru) | Выходное устройство на МДП-транзисторах | |
KR900003725A (ko) | 테스트 모우드 기능 수행 입력 회로 | |
KR930008084Y1 (ko) | 어드레스 천이 검출회로 |