[go: up one dir, main page]

SU1372624A1 - Code converter - Google Patents

Code converter Download PDF

Info

Publication number
SU1372624A1
SU1372624A1 SU864105322A SU4105322A SU1372624A1 SU 1372624 A1 SU1372624 A1 SU 1372624A1 SU 864105322 A SU864105322 A SU 864105322A SU 4105322 A SU4105322 A SU 4105322A SU 1372624 A1 SU1372624 A1 SU 1372624A1
Authority
SU
USSR - Soviet Union
Prior art keywords
converter
output
code
exclusive
input
Prior art date
Application number
SU864105322A
Other languages
Russian (ru)
Inventor
Андрей Григорьевич Исаев
Игорь Владимирович Келтуяла
Original Assignee
Предприятие П/Я В-2962
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2962 filed Critical Предприятие П/Я В-2962
Priority to SU864105322A priority Critical patent/SU1372624A1/en
Application granted granted Critical
Publication of SU1372624A1 publication Critical patent/SU1372624A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к вычислительной технике. Его использование в системах передачи информации позвол ет упростить устройство. Преобразователь кода содержит элемент I задержки , триггер 2 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4. Благодар  соответствующим соединени м преобразователь кода обеспечивает декодирование кода Манчестер II и выделение тактовых импульсов и при этом имеет более простое выполнение, чем прототип. 2 ил.The invention relates to computing. Its use in information transmission systems simplifies the device. The code converter contains a delay element I, trigger 2, and elements EXCLUSIVE OR 3 and 4. Thanks to the appropriate connections, the code converter provides decoding of the Manchester II code and the selection of clock pulses and thus has a simpler implementation than the prototype. 2 Il.

Description

Риг. fRig. f

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в системах передачи информации.The invention relates to computing and is intended for use in information transmission systems.

Цель изобретени  - упрощение преобразовател .The purpose of the invention is to simplify the converter.

На фиг.1 изображена функциональна  схема преобразовател ; на фиг.2 временные диаграммы его работы.Figure 1 shows the functional diagram of the Converter; figure 2 timing diagrams of his work.

Преобразователь кода содержит элемент 1 задержки, триггер 2, первый 3 и второй 4 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.The code converter contains the element 1 delay, trigger 2, the first 3 and second 4 elements EXCLUSIVE OR.

Задержка элемента 1 по первому выходу лежит в пределах от суммы задержек в триггере 2 и первом элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 3 до этой же суммы плюс тактовый интервал. Задержка элемента 1 по второму выходу может лежать в пределах от величины задержки в элементе 3 плюс половина тактового интервала до величины задержки в элементе плюс тактовый интервал.The delay of element 1 at the first output lies within the limits of the sum of the delays in trigger 2 and the first element EXCLUSIVE OR 3 to the same amount plus the clock interval. The delay of element 1 on the second output may lie within the limits of the delay in element 3 plus half of the clock interval to the value of the delay in the element plus the clock interval.

Преобразователь кода работает следующим образом.The code converter works as follows.

На вход 5 преобразовател  поступают данньш о коде Манчестер II ir (фиг.2а), соответствующие логической информации (фиг.26). Элемент 1 задержки задерживает входные данные (фиг.2в). Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3 суммирует по модулю два сигналы на своих входах (фиг.2г). Триггер 2 тактирует этим сигналом задержанные входные данные. Таким образом, на пр мом выходе 6 триггера 2 возникаютAt the input 5 of the Converter receives the Manchester II ir code (Fig.2a), corresponding to the logical information (Fig.26). Element 1 delay delays the input data (figv). The EXCLUSIVE OR 3 element modulates the two signals at its inputs (FIG. 2d). Trigger 2 clocks this input with this signal. Thus, at the direct output 6 of trigger 2,

данные в коде без возврата к нулю (БВН) с задержкой, равной задержке сигнала в блоках 2 и 3 плюс 1/2 тактового интервала (фиг.2д).data in the code without returning to zero (BVN) with a delay equal to the signal delay in blocks 2 and 3 plus 1/2 clock interval (fig.2d).

Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4 суммирует по модулю два сигнала на своих входах и на его выходе 7 возникают тактовые импульсы (фиг.2е).The element EXCLUSIVE OR 4 sums modulo two signals at its inputs and at its output 7 there are clock pulses (Figure 2e).

Таким образом, предлагаемый преобразователь кода декодирует код Манчестер II в код БВН и выдел ет тактовые импульсы, име  более простое выполнение, чем известный.Thus, the proposed code converter decodes the Manchester II code into the BVN code and extracts clock pulses having a simpler implementation than the known one.

Claims (1)

Формула изобрет е н и  Formula of the invention Преобразователь кода, содержащий первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого объединен с входом элемента задержки и  вл етс  входом преобразовател , первый выход элемента задержки соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, иA code converter containing the first EXCLUSIVE OR element, the first input of which is combined with the input of the delay element and is the input of the converter, the first output of the delay element connected to the first input of the second EXCLUSIVE OR element, and триггер, пр мой выход которого  вл етс  первым выходом преобразовател , отличающийс  тем, что, с целью упрощени  преобразовател , второй вькод элемента задержки и вы-A trigger whose direct output is the first output of the converter, characterized in that, in order to simplify the converter, the second code of the delay element and ход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с информационным входом и входом синхронизации триггера, инверсный выход которого подключен к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  вторым выходом преобразовател .the stroke of the first element EXCLUSIVE OR is connected respectively to the information input and the trigger synchronization input, the inverse output of which is connected to the second inputs of the EXCLUSIVE OR elements, the output of the second element EXCLUSIVE OR is the second output of the converter.
SU864105322A 1986-05-29 1986-05-29 Code converter SU1372624A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864105322A SU1372624A1 (en) 1986-05-29 1986-05-29 Code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864105322A SU1372624A1 (en) 1986-05-29 1986-05-29 Code converter

Publications (1)

Publication Number Publication Date
SU1372624A1 true SU1372624A1 (en) 1988-02-07

Family

ID=21251974

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864105322A SU1372624A1 (en) 1986-05-29 1986-05-29 Code converter

Country Status (1)

Country Link
SU (1) SU1372624A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Электроника, т.55, 1982, № с. 76 и 77. Авторское свидетельство СССР 1266007, кл. Н 03 М 5/12, 1984. 12, . *

Similar Documents

Publication Publication Date Title
SU1372624A1 (en) Code converter
SU1325707A1 (en) Code converter
SU1495998A1 (en) Code converter
JPS53139456A (en) Clock driver circuit
SU1628212A1 (en) Cyclic phasing device for optical fiber data transmission systems
SU830365A1 (en) Information converting and transmitting device
SU1674130A1 (en) Modulo three convolver
SU1266007A1 (en) Code converter
RU1809537C (en) Frequency-modulated code converter
SU1474853A1 (en) Parallel-to-serial code converter
SU1456906A1 (en) Phase-to-code converter
SU1163478A1 (en) Binary code-to-bipulse code converter
RU2012146C1 (en) Device for transmitting and receiving digital signals
SU1748241A1 (en) Digital pulse-width modulator
SU628485A1 (en) Series-to-parallel code converter
SU1545326A1 (en) Time-pulse code decoder
SU920811A1 (en) Coded message transmission device
SU834910A1 (en) Switching-over device
SU1446614A1 (en) Device for computing symmetrical boolean functions
JPS57139851A (en) Serial-parallel converter
SU1473087A1 (en) Time-pulse code decoder
SU1005277A1 (en) Device for discriminating single pulse
SU514316A1 (en) Remote control device
SU1465970A1 (en) Device for restoring synchronized information
SU1660193A1 (en) Block synchronizer