Claims (1)
Формула изобретенияClaim
Устройство для восстановления синхроинформации, содержащее блок синхронизации, три элемента И, эле- ] мент ИЛИ, два триггера, реверсивный и вычитающий счетчики, три элемента задержки, формирователь и генератор импульсов, выход которого подключен к входу первого элемента И и к входу 2 блока синхронизации, второй вход которого подключен к входной шине устройства, а выход подключен к первому входу первого триггера, первому входу элемента ИЛИ и первым входам 7 второго и третьего элементов Й, вторые входы которых подключены к выходам второго триггера, а выходы Через второй и третий элементы задержки подключены к вычитающему и j !суммирующему входам реверсивного счетчика соответственно, вход записи которого соединен с первым установочным входом второго триггера и вторым входом первого триггера и подключен к шине начальной установки устройства, выход первого триггера подключен к второму входу первого элемента И, выход которого под0 ключей к счетному входу вычитающего счетчика, выход заема которого подключен к второму входу элемента ИЛИ, вход записи через первый элемент задержки подключен к выходу элемента 5 ИЛИ и входу формирователя, выход которого соединен с выходной шиной устройства, информационные входы вычитающего счетчика подключены к информационным выходам реверсивного 0 счетчика, информационные входы которого соединены с шинами кода ожидаемого периода входного сигнала, о тличающееся тем, что, с целью повышения надежности устройства, !5 второй установочный вход второго триггера подключен к выходу заема .вычитающего счетчика, а вход синхронизации второго триггера соединен с выходом блока синхронизации, D-вход )0 второго триггера подключен к шине потенциала логической единицы.A device for restoring synchronization information, containing a synchronization unit, three AND elements, an OR element, two triggers, a reversing and subtracting counters, three delay elements, a driver and a pulse generator, the output of which is connected to the input of the first And element and to the input 2 of the synchronization unit , the second input of which is connected to the input bus of the device, and the output is connected to the first input of the first trigger, the first input of the OR element, and the first inputs 7 of the second and third elements Y, the second inputs of which are connected to the outputs of the second three hera, and outputs Through the second and third delay elements are connected to the subtracting and j! summing inputs of the reverse counter, respectively, the recording input of which is connected to the first installation input of the second trigger and the second input of the first trigger and connected to the device’s initial setup bus, the output of the first trigger is connected to the second input of the first AND element, the output of which is under 0 keys to the counting input of the subtracting counter, the loan output of which is connected to the second input of the OR element, the recording input through the first delay element It is connected to the output of element 5 OR and the input of the shaper, the output of which is connected to the output bus of the device, the information inputs of the subtracting counter are connected to the information outputs of the reversible 0 counter, the information inputs of which are connected to the code buses of the expected period of the input signal, which is characterized by to increase the reliability of the device,! 5 the second installation input of the second trigger is connected to the output of the loan. subtracting counter, and the synchronization input of the second trigger is connected to the output of the synchronization unit, D-in stroke) 0 of the second trigger is connected to the potential bus of the logical unit.
II