SU1266007A1 - Code converter - Google Patents
Code converter Download PDFInfo
- Publication number
- SU1266007A1 SU1266007A1 SU843778578A SU3778578A SU1266007A1 SU 1266007 A1 SU1266007 A1 SU 1266007A1 SU 843778578 A SU843778578 A SU 843778578A SU 3778578 A SU3778578 A SU 3778578A SU 1266007 A1 SU1266007 A1 SU 1266007A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- exclusive
- inputs
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике. Его применение в аппаратуре передачи данных позвол ет повысить надежность функционировани . Преобразователь кода содержит два триггера, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента задержки. Введение элемента ИЛИ, третьего элемента задержки и п ти элементов И-НЕ обеспечивает синхронизацию преобразовател после первого перехода логических состо ний входного сигнала в коде Манчестер. 2 ил.The invention relates to computing. Its use in data transmission equipment allows to increase the reliability of operation. The code converter contains two triggers, two EXCLUSIVE OR elements and two delay elements. The introduction of the OR element, the third delay element, and the five NAND elements ensure the synchronization of the converter after the first transition of the logical states of the input signal in the Manchester code. 2 Il.
Description
юYu
О)ABOUT)
оabout
Изобретение относитс к вычнслительной технике и может быть использовано в апнаратуре нередачи данных.This invention relates to computing technology and can be used in data fault finding equipment.
Цель изобретени - повышение надежThe purpose of the invention is to increase the reliability
ности функционировани .functioning.
На фиг. 1 приведена функциональна схема устройства; на фнг.2 - временные диаграммы работы нреобразовател .FIG. 1 shows a functional diagram of the device; On fn.2 - time diagrams of the work of the converter.
Преобразователь кода содержит нервый 1 и второй 2 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, нервый 3, второй 4 и третий 5 элементы задержки, элемент ИЛИ 6, первый 7 и второй 8 триггеры с нервого по н тый элементы И-НЕ 9-13, вход 14, а также информационный 15 и тактовый 16 выходы. Преобразователь кода работает следующим образом.The code converter contains the nerve 1 and second 2 elements EXCLUSIVE OR, the nerve 3, the second 4 and the third 5 delay elements, the element OR 6, the first 7 and the second 8 triggers from the nerve elements N-NE 9-13, input 14, and also informational 15 and clock 16 outputs. The code converter works as follows.
Данные в коде Манчестер {фиг.2 а) постунают на вход 14 нреобразовател , сдвигаютс на элементе 4 задержки на 1/4 тактового интервала (фиг.2 6) и суммируютс по модулю два с входными данными на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 2. Полученные импульсы (фиг.2 в) объедин ютс на элементе ИЛИ 6 со сдвинутым элементом 5 задержки на 1/2 тактового интервала (фиг.2 г). Полученные имнульсы поступают на первый триггер 7, который )аботает как делитель частоты на два. На пр мом или ипверсном выходе триггера 7 формируютс тактовые импульсы (фиг. 2 д, е). Если в момент включени устройства па выходе э.лемента И-НЕ 9 имеетс „югическа «1., а на выходе элемента И-НЕ 10логическийThe data in the Manchester code (Fig. 2 a) is inputted to the input 14 of the transducer, shifted on element 4 by delays by 1/4 clock interval (Fig. 2 6) and modulo two with the input data on the element EXCLUSIVE OR 2. The received pulses ( Fig. 2 c) are combined on the OR 6 element with the delayed element 5 delayed by 1/2 clock interval (Fig. 2 d). The received impulses come to the first trigger 7, which works as a frequency divider by two. Clock pulses are generated at the forward or reverse output of the trigger 7 (Fig. 2 d, e). If at the moment of switching on the device on the output of the E-Element I-HE 9 there is a „Yugichesk“ 1.
«О, то импульсы с пр мо1о выхода триггера 7 проход т на выход элемепта И,-НЕ 1 1 (фиг.2 д), так как по первому BXOZW этот элемент открыт. На выходе элемента И-НЕ 12 в это врем присутствует логическа «1 (фиг.2 и), так как по первому входу элемент И-НЕ 12 открыт."Oh, then the pulses from the direct output of the trigger 7 pass to the output of the element I, -NON 1 1 (Fig. 2 d), since this element is open on the first BXOZW. At the output of the element AND-NO 12 at this time there is a logical "1 (figure 2 and), since the first input of the element AND-NO 12 is open.
В результате перемножени и инверсии сигналов с элементов И-НЕ 11 и 12 (фиг., 3, и) на выходе элемента И-НЕ 13 образуютс тактовые имнульсы (фиг.2 к). Когда на входе 14 преобразовател последовательность логических «О смен етс на логическую «1 и.ш наоборот, на выходе элемепта ИСКЛЮЧАЮЩЕЕ ИЛИ 1 в результате суммировани но модулю два входных сигналов с сигналами, сдвинутыми элементом 3 задержки относительно входных па 1/2 тактового интервала, вырабатываетс инвертированный импульс п ирипой в 1/2 тактового интервала (фиг.2 ж). При ионадании этого импульса на входы элементов И-НЕ 9 и 10 на их выходах устанавливаютс логические «. Поэтому на входы элемепта И-НЕ 13 через элементы И-НЕ 11 и 12 проход т и тактовые им гульсы и инвертированные тактовые имнульсы. Е5 результате умножени и инверсии на выходе элемента И-НЕ 13 устанавливаетс логическа «1 (фиг.2 к). После окончани импульса с элемепта ИСКЛЮЧАЮЩЕЕ ИЛИ 7 наAs a result of multiplying and inverting the signals from the AND-HE elements 11 and 12 (Fig. 3, I), the clock impulses are produced at the output of the IS-HE element 13 (Fig. 2k). When at the input 14 of the converter, the logical sequence "O changes to a logical" 1 and ш, on the contrary, at the output of the EXCLUSIVE OR 1 element, the module adds two input signals with signals shifted by the delay element 3 relative to the input pa 1/2 of the clock interval, An inverted pulse is produced in a ripple of 1/2 a clock interval (Fig. 2 g). When this pulse is ionized, the logical inputs are set at the inputs of the AND-HE elements 9 and 10 at their outputs. Therefore, at the inputs of the element NE-13, the elements AND-NOT 11 and 12 pass both clock pulses and inverted clock pulses. E5, the result of multiplication and inversion at the output of the NAND 13 element is set to the logical "1 (Fig. 2k). After the termination of a pulse with an elemept EXCLUSIVE OR 7 on
выходах элементов И-НЕ 9 и 10 устанав;1ивак )тс .югические элементы, и поэтому нервый импульс с пр могс или инверсного выхода триггера 7, пройд через элемент И-НЕthe outputs of the elements AND-NOT 9 and 10 after installing; 1)) hardware. juicy elements, and therefore the nerve impulse from the right or inverse trigger output 7, passed through the AND-NO element
1 1 или 12 соответственно, закрывает элемент И-НЕ 9 или К) по третьему входу, устанавлива на его выходе уровень логической «1. В результате элемент И-НЕ 10 или 9 соответственно открываетс но третьему входу, и на его выходе H|jHcyTCTByeT1 1 or 12, respectively, closes the element AND-NOT 9 or K) via the third input, setting the logical level “1. As a result, the element AND-NOT 10 or 9, respectively, opens to the third input, and at its output, H | jHcyTCTByeT
уровень логического «О, который закрывает элемент И-НЕ 12 или 11 соответственно. Поэтому па выход элемента И-НЕ 13 проход т тактовые импульсы с ровпем логической «1 в первой ноловин.е полутакта (фиг.2 к). Эти имнул1зсы идут па тактовый выход 16 и па вход синх)0 изации триггера 8. На инс|50рмаииоиный вход триггера 8 ностунают входные дан1п е с входа 14 преобразовател . С выхода триггера 8 на информационный выход 15 нреобразовател носту0 пают да1П1ые в коде без возврап1ени к иулю. Таким образом, преобразователь кода пачинает декодирование после иервого изменени у)овн в передаваемом сигнале БВН, т. е. носле иервого пе1)ехода логических состо ний входного сигиа.1а в коде Манчестер.logical level “О, which closes the element AND-NOT 12 or 11, respectively. Therefore, a clock pulse with a rotary logical < 1 > in the first half of a half-cycle (Fig. 2k) passes through the output of the element NE-13. These signals go on the clock output 16 and on the input input sync of the trigger 8. On the ins | 50rmayioyny input of the trigger 8 there are no input data from input 14 of the converter. From the output of trigger 8 to the information output 15 of the transducer, the value is set to 1 in a code without returning to the memory. Thus, the code converter saves decoding after the initial change of the ram in the transmitted BVN signal, i.e. the first transition of the logical states of the input sigia.1a in the Manchester code.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843778578A SU1266007A1 (en) | 1984-08-10 | 1984-08-10 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843778578A SU1266007A1 (en) | 1984-08-10 | 1984-08-10 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1266007A1 true SU1266007A1 (en) | 1986-10-23 |
Family
ID=21133906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843778578A SU1266007A1 (en) | 1984-08-10 | 1984-08-10 | Code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1266007A1 (en) |
-
1984
- 1984-08-10 SU SU843778578A patent/SU1266007A1/en active
Non-Patent Citations (1)
Title |
---|
International Journal of Electronics, 1980, V. 49, № 2, p. 175-177. Электроника, 1982, № 12, т. 55, с. 76-77. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62245814A (en) | pulse circuit | |
SU1266007A1 (en) | Code converter | |
US6204711B1 (en) | Reduced error asynchronous clock | |
RU2024926C1 (en) | Apparatus for controlling time errors of pulse trains | |
SU1649676A1 (en) | Code converter | |
SU1372624A1 (en) | Code converter | |
SU1591188A1 (en) | Binary-to-bi-pulse code converter | |
SU1418656A1 (en) | Switching device for controlling a stepping motor | |
SU1312743A1 (en) | Device for decoding miller code | |
SU1633517A1 (en) | Picture signal generator | |
SU1695511A1 (en) | Converter of serial bipolar code in parallel unipolar code | |
SU708527A1 (en) | Binary sequence-to-duobinary sequence converter | |
RU1791833C (en) | Device for isolation of elements of images of mobile objects | |
SU1405112A1 (en) | Bi-pulse code to "no-return to zero" code converter | |
SU995363A1 (en) | Frequency modulator | |
SU1163478A1 (en) | Binary code-to-bipulse code converter | |
SU1465985A1 (en) | Pulse width modulator | |
SU1275776A1 (en) | Number-to-time interval converter | |
RU2025048C1 (en) | Device for series code to parallel code conversion | |
SU1615891A1 (en) | Serial to parallel code converter | |
SU1495998A1 (en) | Code converter | |
SU752317A1 (en) | Information input arrangement | |
SU1288928A1 (en) | Device for transmission of phase-shift keyed signal | |
SU843271A1 (en) | Clock synchronization device | |
SU1241481A2 (en) | Decoding device |