SU1196845A1 - Universal logic cell - Google Patents
Universal logic cell Download PDFInfo
- Publication number
- SU1196845A1 SU1196845A1 SU843761869A SU3761869A SU1196845A1 SU 1196845 A1 SU1196845 A1 SU 1196845A1 SU 843761869 A SU843761869 A SU 843761869A SU 3761869 A SU3761869 A SU 3761869A SU 1196845 A1 SU1196845 A1 SU 1196845A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- equivalence
- cell
- logic cell
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
УНИВЕРСАЛЬНАЯ ЛОГИЧЕСКАЯ ЯЧЕЙКА,, содержаща два элемента равнозначности,. причем первый и второй входы первого элемента равнозначности вл ютс соответственно информационным и первым настроечным входами чейки, выход первого элемента соединен с первым входом второго элемента равнозначности, второй вход которого вл етс вторым настроечным входом чейки, а выход второго элемента равнозначности вл етс выходом чейки, о т л. и.ч а ю щ а с тем, что, с целью повышени контролепригодности, в нее введен элемент И-НЕ, причем выход второго элемента равнозначности соединен с первым входом элемента И-НЕ, выход которого- соединен с третьим входом первого элемента равнозначности, а второй вход вл (Л етс третьим настроечным входом . чейки.UNIVERSAL LOGIC CELL, containing two elements of equivalence ,. wherein the first and second inputs of the first equivalence element are respectively informational and first adjustment inputs of the cell, the output of the first element is connected to the first input of the second equivalence element, the second input of which is the second adjustment input of the cell, and the output of the second equivalence element is the output of t l so that, in order to increase testability, an AND-NOT element is introduced into it, with the output of the second equivalence element connected to the first input of the AND-NOT element, the output of which is connected to the third input of the first equivalence element, and the second input is VL (L is the third tuning input. cells.
Description
Фи , Fi,
/Г О О/ G O O
СОWITH
аbut
00 4;а СП00 4; and SP
ffff
- 1 1 изобретение относитс к автомати ке и вычислительной технике и может быть использовано дл построени устройств ЭВМ и однородных вычислительных сред. Цель изобретени - повьппение контролепригодности логической чейки . Начертеже изображена функциональ на схема универсальной логической чейки. Логическа чейка содержит информационный вход 1, настроечные входы 2-4, элемент И-НЕ 5, элементы 6 и 7 равнозначности, выход 8. Универсальна логическа чейка работает следующим образом. Если на вход 1 подаетс сигнал Uj 0, то на выходе 8 универсальной 5 чейки реализуетс -люба булева функци двух переменных в зависимости от значени настроечных сигналов и и Uj на вхрдах 3 и 4. Причем значени настроечных сигналов U и Uj наход тс в классе настроечного алфавита С и определ ютс в соответствии с выражени ми:; и, 2(х,)) .U2-RC i,-fJфункции f и f 2. могут принимать значени О, 1, Xj и Xj, а функци R - есть функци равнозначности. Б режиме контрол на вход 1 подаетс сигнал Uj 1, а на входы 2-4 сигналы и О, Uji О, х;, О или и 1, 1, Х 1. При этом, если чейка полностью исправна, на выходе 8 чейки наблюдаетс меандр с периодом 6 t -.- 1 1 The invention relates to automation and computing and can be used to build computer devices and homogeneous computing environments. The purpose of the invention is to increase the testability of a logical cell. The drawing shows the functional on the universal logic cell diagram. Logic cell contains information input 1, configuration inputs 2-4, AND-NOT element 5, elements 6 and 7 of equivalence, output 8. The universal logic cell works as follows. If signal Uj 0 is input to input 1, then output 8 of universal 5 cell implements a any Boolean function of two variables depending on the value of the training signals and Uj on wired 3 and 4. Moreover, the values of the training signals U and Uj are in the class of tuning alphabet C and are defined in accordance with the expressions :; and, 2 (x,)) .U2-RC i, -fJ functions f and f 2. can take the values O, 1, Xj and Xj, and the function R - is an equivalence function. In the control mode, input U1 is given a signal, Uj 1, and inputs 2-4 are signals and O, Uji O, x ;, O or, and 1, 1, X 1. At the same time, if the cell is fully functional, output 8 is observed meander with a period of 6 t -.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843761869A SU1196845A1 (en) | 1984-06-25 | 1984-06-25 | Universal logic cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843761869A SU1196845A1 (en) | 1984-06-25 | 1984-06-25 | Universal logic cell |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1196845A1 true SU1196845A1 (en) | 1985-12-07 |
Family
ID=21127155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843761869A SU1196845A1 (en) | 1984-06-25 | 1984-06-25 | Universal logic cell |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1196845A1 (en) |
-
1984
- 1984-06-25 SU SU843761869A patent/SU1196845A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 898618, кл. Н 03 К 19/00, 1980. Многофункциональные автоматы и элементна -база цифровых ЭВМ./Под ред. В.А.Мищенко. М.: Радио и, св зь, 1981, с. 73, рис. 4.8. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1196845A1 (en) | Universal logic cell | |
SU1302269A2 (en) | Universal logic register | |
JPS5741702A (en) | Storage device and counter using said device | |
GB1400849A (en) | Frequency divider | |
EP0006531A3 (en) | Push-pull driver circuit and its use in a programmed logic array | |
SU686146A1 (en) | Multifunction logic element | |
SU1251066A1 (en) | Polyfunctional logic element | |
SU1208549A1 (en) | Universal logic register | |
SU1531210A1 (en) | Majority element "4or more out of 7" | |
SU1260939A1 (en) | Universal logic module | |
JPS5572203A (en) | Control condition setter | |
SU699523A1 (en) | Interruption device | |
SU1437853A1 (en) | Homogeneous medium cell | |
JPS5775024A (en) | Schmitt trigger circuit | |
SU962917A1 (en) | Universal logic module | |
SU1499488A1 (en) | Threshold logic device | |
SU711563A1 (en) | Homogeneous structure cell | |
SU1241464A1 (en) | Majority-multiplexing element | |
SU1248063A1 (en) | Pulse counter with number of states equal to 2 raised to the n-th power minus one | |
SU1448406A1 (en) | Majority element | |
JPS5558627A (en) | Logical operation circuit | |
JPS57168324A (en) | Bus control circuit | |
SU1603367A1 (en) | Element of sorting network | |
SU1580534A1 (en) | Ternary counting device | |
SU676985A1 (en) | Information input arrangement |