SU1302269A2

SU1302269A2 - Universal logic register

Info

Publication number: SU1302269A2
Application number: SU843760876A
Authority: SU
Inventors: Сергей Николаевич Изотов; Вячеслав Леонидович Смирнов; Валентин Александрович Мищенко; Валерий Иванович Костеневич
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority date: 1984-06-26
Filing date: 1984-06-26
Publication date: 1987-04-07

Abstract

Изобретение относитс к автоматике и вычислительной технике, может быть использовано дл построени устройств ЭВМ и однородных вычислительных сред и вл етс усовершенствованием изобретени по а. с. № 1196845. Целью изобретени вл етс повышение контролепригодности логической чейки. Универсальна логическа чейка содержит информационный вход 1, настроечные входы 2-4, элемент И-НЕ 5, элементы 6-10 равнозначности, элемент II неравнозначности, информационный выход 12, контролируемый выход 13. 1 ил. 00 о lN3 I4D Ci соThe invention relates to automation and computing, can be used to build computer devices and homogeneous computing environments, and is an improvement of the invention in a. with. No. 1196845. The purpose of the invention is to increase the testability of the logic cell. The universal logic cell contains information input 1, configuration inputs 2-4, the AND-NE element 5, equivalence elements 6-10, unequality element II, information output 12, controlled output 13. 1 Il. 00 about lN3 I4D Ci with

Description

Изобретение относитс к области автоматики и вычислительной техники, может быть использовано дл построени устройств ЭВМ и однородных вычислительнь1х сред и вл етс усовершенствованием изобретени по авт. св. № 1196845.The invention relates to the field of automation and computing, can be used to build computer devices and homogeneous computing environments and is an improvement of the invention according to the author. St. No. 1196845.

Целью изобретени вл етс повышение контролепригодности логической чейки.The aim of the invention is to increase the testability of the logic cell.

На чертеже показана функциональна схема универсальной логической чейки.The drawing shows a functional diagram of a universal logic cell.

Универсальна логическа чейка содержит информационный вход 1, настроечные входы 2-4, элемент И-НЕ 5, элементы 6-10 равнозначности, элемент 11 неравнозначности , информационный выход 12, контролируемый выход 13.The universal logic cell contains information input 1, configuration inputs 2-4, the AND-NOT element 5, equivalence elements 6-10, unequality element 11, information output 12, controlled output 13.

Универсальна логическа чейка работает следующим образом.Universal logic cell works as follows.

Если на вход 2 подаетс сигнал из О, то на выходе 12 универсальной чейки ре- ализуетс люба булева функци двух переменных в зависимости от значени настроечных сигналов HI и На на входах 3 и 4. Причем Значени настроечных сигналов И и И2 наход тс в классе настроечного алфавита С и определ ютс в соответствии с выражени ми:If input 2 is supplied with a signal from O, then the output 12 of the universal cell realizes any Boolean function of two variables depending on the value of the tuning signals HI and On at inputs 3 and 4. Moreover, the values of the tuning signals I and I2 are in the class of tuning alphabet C and are defined in accordance with the expressions:

(x2); U2 R(fv fi).(x2); U2 R (fv fi).

Функции fi и f2 могут принимать значени 0,1, Х2 и Х2, а функци R есть функци равнозначности .The functions fi and f2 can take the values 0.1, X2 and X2, and the function R is an equivalence function.

В режиме контрол на вход 2 подаетс сигнал Из 1, а на входы 1, 3, и 4 - сигналы х, О, HI О, Н2 О или Х| 1, xi 1,In the control mode, input 2 is given a signal From 1, and to inputs 1, 3, and 4 - signals x, O, HI O, H2 O or X | 1, xi 1,

Н2 1.H2 1.

Нри этом, если чейка полностью исправна на первом входе элемента 11 неравнозначности , будет наблюдатьс меандр с периодом бй, а на втором входе - тот же меандр, но с задержкой 3т, т.е. в противо- фазе. В этом случае с контролируемого выхода чейки 13 снимаетс сигнал «1.In this case, if the cell is fully operable at the first input of the element 11 of inequality, there will be a meander with a period bj, and at the second entrance - the same meander, but with a delay of 3m, i.e. in opposite phase. In this case, the signal "1."

Нри неправильном функционировании чейки на контролируемом выходе чейки 13 наблюдаетс сигнал «О.When the cell is functioning improperly, the signal "O" is observed at the controlled output of cell 13.

Claims

Invention Formula

Universal logic cell by

auth. St. No. 1196845, characterized in that, in order to increase the testability of the cell, three elements of equivalence and inequality are introduced, the first input of the third element of equivalence connected to the output of the second element of equivalence and the first input of the element of inequality, the second input of the unequal element is connected to the output of the fifth element of equivalence, the first input of which is connected to the output of the fourth element of equivalence, the first input of which is union of the third element in a yield of equivalence, the second input of which is combined with the second inputs of the fourth and fifth elements equivalence and connected to the third input tuning cell.