[go: up one dir, main page]

SU1187179A1 - Система дл обмена аналоговыми сигналами - Google Patents

Система дл обмена аналоговыми сигналами Download PDF

Info

Publication number
SU1187179A1
SU1187179A1 SU833648575A SU3648575A SU1187179A1 SU 1187179 A1 SU1187179 A1 SU 1187179A1 SU 833648575 A SU833648575 A SU 833648575A SU 3648575 A SU3648575 A SU 3648575A SU 1187179 A1 SU1187179 A1 SU 1187179A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
group
switches
input
control input
Prior art date
Application number
SU833648575A
Other languages
English (en)
Inventor
Георгий Харлампьевич Такиди
Александр Алексеевич Плавильщиков
Олег Иванович Попков
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU833648575A priority Critical patent/SU1187179A1/ru
Application granted granted Critical
Publication of SU1187179A1 publication Critical patent/SU1187179A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

СИСТЕМА ДЛЯ ОБМЕНА АНАЛОГОВЫМИ СИГНАЛАМ, содержаща  р д шин обмена сигналов, п решающих блоков, 2п блоков пам ти и 2п групп ПО К -ключей (где К - количество шин обмена сигналов), причем каждый i-й

Description

1
Изобретение относитс  к автоматике и вычислительной технике и мо жет быть использовано при построении аналого-цифровых и аналоговых . вычислительных машин.
Цель изобретени  - повышение точности обмена при использовании пр мых и обратных передаточных характеристик решающих блоков.
На фиг. 1 изображена блок-схема системы обмена аналоговыми сигналами; на фиг. 2 - схема возможног вьтолнени  ключа.
Система обмена содержит р д шин обмена сигналов, п решаюищх блоков 2-1,...,2-п, 2п блоков 3-1,..,3-2п пам ти, 2п групп по К ключей 4 (где К - количество шин обмена), управл щие входы 5 системы, 2п повторителе 6, 2п групп по два двухпозиционных переключател  7 (на фиг. 1 переключатели 7, расположенные справа,  вл ютс  первыми переключател ми, а расположенные слева - вторыми переключател ми в каждой группе из двух переключателей) и 2п инверторов 8.
Каждый ключ 4 может быть выполне по Т-образной схеме (фиг. 2) на трех ключевых элементах.
Блоки 3 пам ти могут быть выполнены на адресных регистрах и выходных д емпф ер ах.
Система обмена работает следующим образом.
В блоки 3 пам ти занос тс  коды, которые определ ют к каким сигналам обмена подключаютс  соответствен-, но входы и выходы решающих блоков ,.,.,2-п. С помощью управл ющих входов 5 занос тс  режимы включени  решающих блоков (пр мое или обратное включение). Так, если на первый вход 5 подан высокий потенциал , то вторые выводы ключей 4 первой группы будут подключены к входу первого повторител  6, выход которого будет соединен с входом I решающего Сзлока 2-1 (пр мое включение ) . Если же на первый вход 5 по792
дан низкий потенциал, то направление включени  первого повторител  6 на вход решающего блока 2-1 изменитс  на обратное. Таким образом, в первом случае первые выводы ключей 4  вл ютс  точками входа, а во втором случае - точками выхода сигналов. При этом включение повторителей 6 как на входах, так и на выходах решающих блоков 2 позвол ют повысить точность обмена аналог говыми сигналами между решающими блоками 2. Использование подобной системы обмена позволит подключать .. к рещающим блокам различные источники сигналов без предварительного согласовани  импедансЬв. Сниз тс  искажени  сигналов, передаваемых через коммутационные элементы, так как выход на аналоговые шины 1 осуществл етс  только через повторители 6 с низкими выходными сопротивлени ми . Если например, в качестве блока 2 используетс  интегратор, а в качестве интегрируемого параметра рассматриваетс  напр жение, то выходное напр жение интегратора будетзависеть только от его входного сигнала , его внутренних параметров и не будет зависеть от того на какой другой функционапьньй блок оно поступает и каково количество этих функциональньк блоков.
При этом использование ключей 4, выполненных по Т-образной схеме (фиг. 2), позвол ет, дополнительно повысить точность обмена за счет снижени  вли ни  перекрестных искаж-ений , обусловленных вли нием разомкнутых ключей на работу системы обмена аналоговых сигналов.
Использование управл ющих входов позвол ет обеспечить высокую точность обмена при пр мом и обратном включении решающих блоков, т.е. при реализации пр мых и обратных передаточных характеристик блоков, что в частности, позвол ет сократить номенклатуру решающих блоков, используемых дл  решени  различных задач.

Claims (1)

  1. СИСТЕМА ДЛЯ ОБМЕНА АНАЛОГОВЫМИ СИГНАЛАМИ, содержащая ряд шин обмена сигналов, η решающих блоков, 2п блоков памяти и 2п групп по К ключей (где К - количество шин обмена сигналов), причем каждый i-й (1 414 К) ключ каждой j-й (1 έ j έ'2η) группы ключей подключен первым выводом к i-й шине обмена сигналов, а управляющим входом - к .i-му выходу j-ro блока памяти, о тличающаяся тем, что, с целью повышения точности обмена при использовании прямых и обратных передаточных характеристик решающих блоков, в систему дополнительно введены 2п инверторов, 2п групп по два двухпозиционных переключателя и 2п повторителей, причем каждый j-й повторитель соединен входом с первыми неподвижными контактами первого и второго двухпозиционных переключателей j-й группы, а выходом - с вторыми неподвижными контактами тех же двухпозиционных переключателей той же группы, первый из которых подключен подвижным контактом к вторым выводам ключей j-й группы, а управляющим входом - к выходу j-ro инвертора, вход которого является j-м управляющим входом системы и соединен с управляющим входом второго двухпозиционного переключателя j-й группы, а вход и‘· выход каждого f-го (1 4гр) решающего блока подключены к подвижным контактам вторых двухпозиционных переключателей (2п-1)-й и 2п-й групп соответственно.
    „SU .„,1187179
    1 1
SU833648575A 1983-10-04 1983-10-04 Система дл обмена аналоговыми сигналами SU1187179A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833648575A SU1187179A1 (ru) 1983-10-04 1983-10-04 Система дл обмена аналоговыми сигналами

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833648575A SU1187179A1 (ru) 1983-10-04 1983-10-04 Система дл обмена аналоговыми сигналами

Publications (1)

Publication Number Publication Date
SU1187179A1 true SU1187179A1 (ru) 1985-10-23

Family

ID=21084060

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833648575A SU1187179A1 (ru) 1983-10-04 1983-10-04 Система дл обмена аналоговыми сигналами

Country Status (1)

Country Link
SU (1) SU1187179A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 553626, кл. G 06 G 7/06, 1977. Патент US № 4389710, кл. 364-551, опублик. 21.06.83.Патент US № 4250556, кл. 364-600, опублик. 1981. *

Similar Documents

Publication Publication Date Title
US3984819A (en) Data processing interconnection techniques
EP0435046A3 (en) Procedure for reestablishing the original cell sequence, in particular in an atm switch, as well as output module for that switch
DE69431732D1 (de) Architektur und Verbindungsschema für programmierbare logische Schaltungen
SU1686449A2 (ru) Устройство дл адресации
SU1187179A1 (ru) Система дл обмена аналоговыми сигналами
US3891807A (en) Electronic switching module
JPS5814691B2 (ja) 2進加算回路
SU1619257A1 (ru) Устройство дл вычислени суммы произведений
KR970002394B1 (ko) 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
JPS6193711A (ja) 遅延回路
SU1264160A1 (ru) Устройство дл вычислени систем логических функций
FI932175A (fi) Foerfarande samt system foer val av optimal omarrangemangsekvens foer en korskopplingskommunikationsmatris
SU1121778A1 (ru) Ячейка матричного коммутатора
JPH074665Y2 (ja) キーマトリクス読込回路
SU1430957A2 (ru) Устройство дл тестового контрол цифровых блоков
RU1795467C (ru) Ассоциативный матричный процессор
SU496550A1 (ru) Устройство многоканального ввода
SU1032602A1 (ru) Трехканальное резервированное устройство
SU1348824A1 (ru) Матричный сумматор
SU1169019A1 (ru) Устройство дл подключени блоков пам ти к источнику питани
JPH0654860B2 (ja) フリップフロップ回路
JPH04159809A (ja) 論理回路
SU1229949A2 (ru) Коммутатор
JPS57136239A (en) Device address switching system
SU1152038A1 (ru) Счетно-сдвиговое устройство