SU1121778A1

SU1121778A1 - Ячейка матричного коммутатора

Info

Publication number: SU1121778A1
Application number: SU833622499A
Authority: SU
Inventors: Виктор Иванович Корнейчук; Сергей Алексеевич Логинов; Владимир Петрович Тарасенко; Евгений Михайлович Швец
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1983-07-14
Filing date: 1983-07-14
Publication date: 1984-10-30

Abstract

1. ЯЧЕЙКА МАТРИЧНОГО КОММУТАТОРА , содержаща блок управлени , к трем входам которого подключены соответственно входна информационна пмна ,шина настройки ивыходна информационна шина, выход блока управлени соединен с единичным входом триггера, отличающа с тем, что, с целью упрощени , нулевой. вход триггера соединен с шиной сброса , инверсный выход триггера соединен с первым входом введенного элемента И, второй и инверсный входы которого соединены соответственно с входной информационной шиной и шиной настройки, а выход элемента И сое . динен с выходной информационнойши ной чейки.

Description

иП

2. Ячейка по п.1, о т л и ч а ющ а с тем, что блок управлени содержит элемент эквивалентности и элемент И, первый вход элемента эквивалентности соединен с первым входом блока управлени , подклю енным к входной информационной шине, второй вход элемента эквивалентности подсоединен к третьему входу блока управлени , подключенному к выходной информационной шине, выход элемента эквивалентности соединен с первым входом элемента И, второй вход элемента И соединен, со вторым входом блока управлени , подключенным к шине настройки, а выход элемента И соединен с выходом блока управлени .

1

Изобретение относитс к вычислительной технике и может быть использовано в качестве базового элемента при построении коммутационных систем многопроцессорных вычислительных структур,

Известна чейка коммутатора, содержаща чейки пам ти, соединенные с блоком коммутации и управл ющим регистром , блок анализа функции .распространени , дешифратор и блок формировани выходных функций формировани С1 3Недостаток устройства - его сложность .

Известна также чейка матричного коммутатора, содержаща блок управлени , входы которого соединены с информационной шиной, шиной настройки и выходной информационной шиной, а выход блока управлени соединен с единичны входом триггера C2D.

Недостатком известной чейки вл етс значительное число элементов, что особенно существенно при пестроении матричных коммутаторов большой размерности.

Цель изобретени - упрОЕ ение чейки .

Поставленна цель достигаетс тем, что в чейке матричного коммутатора , содержащей блок управлени , к трем входам которого подключены соответственно входна информационна шина, шина настройки и выходна информационна шина, выход блока управлени соединен с единичным входом триггера, нулевой вход триггера соединен с шиной сброса, инверсный выход триггера соединен с первым вхот t W

ДОМ введенного элемента И, второй и инверсный входы которого соединены

соответственно с выходной информационной шиной и шиной настройки, а выход элемента И соединен с выходной информационной шиной чейки.

Кроме того, блок управлени содержит элемент эквивалентности и элемент И, первый вход элемента эквивалентности соединен с первым входом блока управлени , псгдключенным к входной информационной шине, второй вход элемента эквивалентности подсоединен к третьему входу блока управлени , подключенному к выходной информационной шине, выход элемента эквивалентности соединен с первым входом элемента И, второй вход элемента И соединен с вторым входом блока управлени , подключенным к шине настройки, а выход элемента И соединен с выходом блока управлени .

На чертеже представлено устройство .

Ячейка матричного коммутатора содержит блок 1 управлени , входную информационную шину 2, шину 3 настройки , выходную информационную шину 4, триггер 5, шину 6 сброса, элемент И 7, элемент 8 эквивалентности, элемент И 9. Блок 1 управлени состоит ,из элемента 8 эквивалентности и эле мента И 9. К входам элемента 8 эквивалентности подключены входна информационна шина 2 и выходна информационна шина 4, а к входам элемента И 9 подведены шина 3 настройки и выход элемента 8 эквивалентности . Выход элемента И 9 вл етс выходом блока I управлени и с единичным входом триггера 5, к нулевому входу которого подведена шина сброса, а его инверсный выход соединен с первым входом элемента И 7, 31 к второму входу которого подключена входна информационна шина 2, К инверсному входу элемента И 7 подведена шина 3 настройки, а выход его св зан с выходной информайионной шиной 4 чейки. Ячейка матричного коммутатора работает следующим образом. Сигнал, подаваемый по шине 6 сбро са, устанавливает триггер 5 в нулево состо ние, при этом с его инверсного выхода единичный потенциал поступает на вход элемента И 7, разреша передачу сигналов с входной информационной шины 2 в выходную информационную шину 4 при нулевом потенциале на шине 3 настройки. Во врем настройкИ каналов св зи в матричном коммутатбре по шине 3 настройки поступает единичный сигнал, который действует на прот жении всего времени настройки и подаетс на инверсный вход элемента И 7, запреща передачу сигналов с входной информационной шины 2 в выходную информационную шину 4 и на элемент И 9 блока управлени , подготавлива его к работе . Коды, поступающие по входной и выходной информационным шинам и 84 несущие информацию о символических именах коммутируемых каналов св зи , поразр дно подаютс на элемент 8 эквивалентности в блоке I управлени . При неравенстве разр дов в символических именах единичный потенциал , формируемый на выходе элемента 8 эквивалентности, проходит через элемент И 9 и поступает на единичный вход триггера 5, устанавлива его в единичное состо ние. По окончанию настройки с шины настройки снимаетс единичный сигнал. Если за врем настройки на триггер 5 подан сигнал неравенства, то с его инверсного выхода нулевой уровень поступает на вход элемета И 7, запреща передачу информации через него. Если на триггер 5 за врем настройки не подан сигнал неравенства, уо он остаетс в исходном состо нии и единичный потенциал с его инверсного выхода разрешает передачу информации через элемент И 9. Технический эффект от использовани представленной чейки матричного коммутатора заключаетс в снижении общего времени настройки и упрощении коммутационных систем многопроцессорных вычислительных структур.

Claims

1. ЯЧЕЙКА МАТРИЧНОГО КОММУТАТОРА, содержащая блок управления, к трем входам которого подключены соответственно входная информационная шина,· шина настройки и выходная информационная шина,' выход блока управления соединен с единичным входом триггера,, отличающаяся тем, что, с целью упрощения, нулевой, вход триггера соединен с шиной сброса, инверсный выход триггера соединен с первым входом введенного элемента И, второй и инверсный входы которого соединены соответственно с входной информационной шиной и шиной настройки, а выход элемента И сое- ts динен с выходной информационной^;шиной ячейки.

SU „.,1121778

2 . Ячейка по π.1, отличающаяся тем, что блок управления содержит элемент эквивалентности и элемент И, первый вход элемента эквивалентности соединен с первым входом блока управления, подключенным к входной информационной шине, второй вход элемента эквивалентности подсоединен к третьему входу блока управ ления, подключенному к выходной информационной шине, выход элемента эквивалентности соединен с первым входом элемента И, второй вход элемента И соединен, со вторым входом блока управления, подключенным к шине настройки, а выход элемента И соединен с выходом блока управления .