SU1179320A1

SU1179320A1 - Устройство дл вычислени разности двух чисел

Info

Publication number: SU1179320A1
Application number: SU843692437A
Authority: SU
Inventors: Геннадий Иванович Грездов; Юрий Олегович Шимановский; Валерий Александрович Ярославкин
Original assignee: Институт Проблем Моделирования В Энергетике Ан Усср
Priority date: 1984-01-19
Filing date: 1984-01-19
Publication date: 1985-09-15

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ РАЗНОСТИ ДВУХ ЧИСЕЛ, содержащее первый и второй регистры, сумматор и блок анализа знаков, причем выходы разр дов регистров соединены с соответствующими разр дами соответственно первого и второго входов сумматора , вькоды разр дов знака первого и второго регистров соединены соответственно с первым и вторым входами блока анализа .знаков, выход переноса сумматора соединен с третьим входом блока анализа знаков, первый выход которого подключен к управл ющему входу операции сумматора, а второй - к входу переноса младшего разр да сумматора, третий выход блока анализа знаков соединен с выходом знака устройства, отлич ающее С тем, что, с целью повышени быстродействи при обработке потока чисел, устройство содержит дешифратор и преобразователь пр мого кода в дополнительный, причем входы разр дов первого и второго регистров соединены с соответствукнцими разр дами входной шины устройства, входы разрешени записи первого и второго регистров соединены с соответствующими выходами дешифратора, первый I вход которого соединен с входом номера такта устройства, а остальные (Л входы соединены с шиной номера устройства , выходы разр дов сумматора соединены с входами разр дов преобразовател пр мого кода в дополнительный , управл ющий вход которого соединен с четвертым выходом блока анализа знаков, четвертый вход коточ рого соединен с входом номера такта устройства, выходы разр дов преобсо О9 разовател пр мого кода в дополнительный соединены с соответствующиt d ми разр дами выходной шины устройства .

Description

Изобретение относитс к вычислительной технике и может быть использовано при обработке потока чисел , например, в интерпол торах и устройствах вычислени координат. Целью изобретени вл етс повышение быстродействи устройства при обработке потока -чисел. На чертеже представлена структурна схема устройства дл вычислени разности двух чисел дл случа вычислени разности дес тиразр дных чи сел, при-чем дес тьш разр д- вл етс знаковым. Устройство содержит регистры 1 и 2, дешифратор 3, сумматор 4, состо щий из трех одинаковых трехразр дных суммирующих блоков 5, преобразовател 6 пр мого кода в дополнительный и блок 7 анализа знаков.. Устройство 1шеет входную шину 8, шину 9 номера Разр ды адреса 8р - 7р Подаваема веПеренос Код опер личина

В табл.1 приведена карта программировани блока посто нной пам ти, peaJшзyющeгo блок 5. Номер чейки и записанный код заданы в 16-ричной системе счислени .

Зр

4р

Вход 10 Вход 15

Структура выходного кода слеРазр д6р 5р

Номер вьпсода

18

12 блока 7

В табл.2 приведена карта программировани блока посто нной пам ти дл реализации на нем блока 7. 50

Устройство работает следующим образом .

На информационные входы регистров 1 и 2 поступает поток чисел, разность между которыми нужно вычислить. Обоз-55 начим последовательность поступающих

1...а;. Эта почисел , как а

f

о

следовательность чисел сопровождаетСтарший разр д выходного кода блока 5 кодирует перенос (заем) в следующий разр д

Блок 7 анализа знаков также может быть выполне на базе блока посто нной пам ти. Структура адреса з этом случае следующа :

2р

1р

Вход 13

Вход 14

дующа : 4р Зр

2р 1р

16 17

с признаком того, в каком (четном или нечетном) такте находитс данное число. Числа, наход щиес в четных

тактах - а

о 2:

-а 2 занос тс

в регистр 1, числа, наход щиес в

нечетных тактах - а., а,,

а

-2-,1

занос тс в регистр 2. Управл ет занесением чисел в регистры 1 и 2 дешифратор 3, на вход 10 которого подаетс признак четного или нечетного такта, а на другие входы устройства , вход 10 номера такта, выходную шину 11 и выход 12 знака. Блок 7 анализа знаков имеет входы 13 и 14, соединенные с выходами разр дов знака регистров 2 и 1, вход Т5, соединенньш с выходом переноса сумт 1атора 4, и выход 16, подключенный к управл ющему входу операции сумматора 4, выход 17, подключенный ко входу младшего разр да сумматора 4 и выход 18, подключенный к управл ющем входу преобразовател 6. Регистры 1 и 2 имеют входы 19 и 20 разрешени записи , Бло15И 5, вход щие в состав сумматора 4, могут быть реализованы, например , на базе блока посто нной пам ти . Ниже приведена структура адреса блока посто нной пам ти дл этой цели. 6р 5р 4р Зр 2р 1р Триада кода Триада кода второго первого числа числа

31

n-разр дный код номера устройства, что позвол ет включать или выключать нужное устройство в нужное врем .

С выходов регистров.1 и 2 числа поступают на суммирующие блоки 5 сумматора 4, количество которых определ етс разр дностью поступающих чисел, а знаки - на блок 7 анализа знаков. Сумматор 4 всегда реализует операцию (21 причем числа а. и а2И1 берутс со своими знаками . Кроме того, в четных тактах разность (а,2-а2;+{ ) беретс со знаком плюс, а в нечетных - со знаком минус. Это необходимо.дл того,чтобы всегда получать истинную разность между последущим и предыдущим числами .

П р и м е р. Допустим, что в устройство поступает последовательность чисел а,д, а,, а2, а,. Необходимо вычислить следующие разности: (), (), (,), (). Отсчет

793204

тактов начинаетс с нулевого (четного ) такта. Сумматор 4 вычисл ет разности: (ад-о) , -(, ), (). -(), т.е. всегда из последующего числа вычитаетс предыдущее.

На выходах сумматора 4 формируютс разности и перенос, указывающий, какое из двух чисел больше (по модулю ) . Разность поступает на вход

to преобразовател 6, а признак большего числа - на вход блока 7 анализа знаков. По этому признаку искомой разности присваиваетс знак большего числа в четном такте и противоположный знак - в нечетном такте.

Операци приведени кода числа к нормальному виду, т.е. положительное число - пр мой код, отрицательное число - дополнительньй код, осуществл ет преобразователь 6. Признак необходимости преобразовани кода вырабатьшаетс блоком 7 анализа знаков на выходе 18.

Таблица 1

Таблица 2

Claims

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ РАЗНОСТИ ДВУХ ЧИСЕЛ, содержащее первый и второй регистры, сумматор и блок анализа знаков, причем выходы разрядов регистров соединены с соответствующими разрядами соответственно первого и второго входов сумматора, выходы разрядов знака первого и второго регистров соединены соответственно с первым и вторым входами блока анализа знаков, выход переноса сумматора соединен с третьим входом блока анализа знаков, первый выход которого подключен к управляющему входу операции сумматора, а второй - к входу переноса младшего разряда сумматора, третий выход блока анализа знаков соединен с выходом знака устройства, отлич ающее С я тем, что, с целью повышения быстродействия при обработке потока чисел, устройство содержит дешифратор и преобразователь прямого кода в дополнительный, причем входы разрядов первого и второго регистров соединены с соответствующими разрядами входной шины устройства, входы разрешения записи первого и второго регистров соединены с соответствующими выходами дешифратора, первый вход которого соединен с входом номера такта устройства, а остальные входы соединены с шиной номера устройства, выходы разрядов сумматора соединены с входами разрядов преобразователя прямого кода в дополнительный, управляющий вход которого соединен с четвертым выходом блока анализа знаков, четвертый вход которого соединен с входом номера такта устройства, выходы разрядов преобразователя прямого кода в дополнительный соединены с соответствующими разрядами выходной шины устройства.

SU ,,1179320