SU1315970A1 - Устройство дл умножени - Google Patents
Устройство дл умножени Download PDFInfo
- Publication number
- SU1315970A1 SU1315970A1 SU853990822A SU3990822A SU1315970A1 SU 1315970 A1 SU1315970 A1 SU 1315970A1 SU 853990822 A SU853990822 A SU 853990822A SU 3990822 A SU3990822 A SU 3990822A SU 1315970 A1 SU1315970 A1 SU 1315970A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- multiplier
- input
- output
- adder
- information input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Устройство дл умножени двоичных чисел, представленных в дополнительном коде, может быть использова/2 « lit 15 пГ 2 17 но в цифровых вычислительных и измерительных системах.Устройство содержит четыре табличных умножител 1-4 и семь сумматоров 5-11, причем 12, 13, 14 - входы соответственно младших , старших и знакового разр дов второго сомножител , а 15, 16, 17 - входы соответствующих разр дов первого сомножител , 18-21 - выходы устройства . За счет совмещени операции вычислени «частичных произведений с предварительной частичной коррекцией результата в табличных умножител х удалось уменьшить аппаратурные затраты устройства. 1 ил. 18 (Л СО Ю 20 ел QD И 21
Description
11
Изобретение относитс к вычислительной технике и может быть использовано в .цифровых вычислительных и измерительных системах.
Цель изобретени - уменьшение аппаратурных затрат.
На чертеже представлена функциональна схема устройства.
Устройство содержит первый 1, четвертый 2, второй 3 и третий 4 табличные умножители, семь сумматоров 5-11, входы 12-14 младших, старших и знакового .разр д ов второго сомножител , входы 15-17 младших, старших и знакового разр дов первого сомножител , выходы 18 и 19 первых и вторых младших разр дов произведени , выходы 20 и 21 первых и вторых старших разр дов произведени .
Кодирование функциональных преобразователей при п-разр дных входных числах А и В, при разбиении каждого из них на две части (,, А.; В,), где разр дность частей А, В, -п; Aj, Bj-nj осуществл етс по следующим формулам:
.Bj, (mod ); (1) Bj+Ef,- ;
Z A B +bn-AI-2 , (mod 2); (2) Z,A,- В,+а„-В,,-A,-2 . ,(3)
Окончательный результат произведени , реализуемый устройством, вычисл етс по формуле
, + () 2 +Z,. 2 Чап- 2%-t-b -2 , (mod ),
(4)
где mod 2 обозначает, что результат представл етс в х-разр дной секе , а, и Ь - знаковые разр ды операндов .
Устройство работает следующим образом.
При положительных сомножител х (А,) коэффициенты а, Ь,0, поэтому коррекции не происходит. Выражение (4) принимает вид
,2n
1
,-.В,. 2 (A,- B +Aa-B)-2 +
(5)
+A2B, (mod 2)
Поскольку Z7/0, запись его в пр мом коде эквивалентна записи в дополнительном коде.
59702
Если один из сомножителей отрицателен , например , с выходов табличных умножителей частичные произведени поступают с предварительной
5 коррекцией и после суммировани дают следующий рез5гльтат: ,- . 2. (А, В4+
+Aj.Bi+Bi-2 М X 2 +Ai-В2- -2 (mod ),
fO
(6)
так как а,1, .
Выражение (6) можно представить в виде суммы двух слагаемых z , рав- ного произведению кодов А,. В и корректирующего коэффициента с
Z Z +C A-B+2(B+1)Z +2 (-В),
(mod )„(7)
Рассмотрим теперь процесс перемножени с преобразованием сомножителей в пр мой код и с последующим преобразованием произведени в дополнительньш код. Поскольку АО, , то , следовательно
,2п
,2п
,()()-B
2 +А В-2 +Z +2 - (-В), (mod ).(8)
Как видим, выражени (7) и (8) тождественны (коэффициент 2 выходит за пределы ()-разр дной сетки и поэтому не оказывает вли ни на результат ) , что говорит о правильности Выполнени произведени устройством.
Аналогично выполн етс произведение в случае , . При равенст- ве нулю одного из сомножителей (например , В), выражение (4) примет вид
Zn,
,- 2 -2 2+Bi-2
+2
Zn-i
45
(В+1), (mod 2 ),
т.е. даже при з множении отрицательного числа на нуль, выходной нулевой результат будет положительным, что соответствует представлению чисел в 50 дополнительных кодах.
В случае, если оба сомножител отрицательны, результат произведени согласно (4) выгл дит следующим образом:
+ (A,- B +B AJ+BI- )2 +
+ (A,B,+BV 2 +А, 2 М-2 2+2%2 А-В+2 - (-В)+2;(-А), (mod ). (9)
При классическом произведении, аналогично (8), с учетом того, что , получим
А а п I
.Вп () ()2 +А-В-н
)+2(-В), (mod 2 ). (10)
Совпадение (9) и (10) говорит о том, что и в этом случае устройство выдает правильный результат.
Числа А и В разбиваютс на две равные части с числом разр дов в каждой . Выражени (1-5), отображающие работу устройства, принимают вид
B г Bj+a
(mod
2Ъ;
Aj+b,- , (mod
2«);
(11) (12)
, ,- A,- 2, (mod 2);
+ (Z2+Z5) ,-2 +
Claims (1)
- .2, (mod 2 ). Формула изобретУстройство дл умножени , содержащее четыре табличных умножител и семь сумматоров, причем вход младших разр дов первого сомножител устройства вл етс первым информационным входом первого табличного умножител и соединен с первым информационным входом второго табличного умножител , второй информационный вход которого вл етс входом старших разр дов второго сомножител устрой45.ства и соединен с первым информацион- д которого вл етс вторым выходом ным входом третьего табличного умножител , второй информационный вход которого вл етс входом старших разр дов первого сомножител устройства и соединен с первым информационным входом четвертого табличного умножител , второй информационный вход которого вл етс входом младших разр дов второго сомножител устройства и соединен с вторым информационным входом первого табличного умножител , выход младших разр дов которого вл етс первым выходом младших разр дов произведени уст50старших разр дов произведени уст ства, отличающеес те что, с целью уменьшени аппаратур затрат, выход младших разр дов вт го табличного умножител соединен вторым информационным входом трет его сумматора, выходы переноса пе вого и третьего сумматоров соедин с входами переноса второго и четв того сумматоров соответственно, в ход переноса второго сумматора со динен с вторым информационным вхо п того сумматора, вход знакового р да второго сомножител устройстройства, вход знакового разр да пер- соединен с входом знакового разр давого сомножител устройства вл етс входом знакового разр да первого сомножител четвертого табличного умножител , выход младших разр довпервого сомножител третьего табличного умножител и входом переноса шестого сумматора, второй информа- ционньй вход которого соединен с вхозо 3159704которого соединен с первым информационным входом первого сумматора, второй информационный вход которого соединен с выходом старших разр довг первого табличного умножител , вход знакового разр да второго сомножител устройства вл етс входом знакового разр да второго сомножител второго табличного умножител , вы-.fO ход старших разр дов которого соединен с первым информационным входом второго сумматора, второй информационный вход которого соединен с выходом старших разр дов четвертогоt5 табличного умножител , выход суммы первого сумматора соединен с первым информационным входом третьего сумматора , выход суммы которого вл етс вторым выходом младших разр дов20 произведени устройства, выход суммы второго сумматора соединен с первым информационным входом четвертого сумматора, второй информационньш вход которого соединен с выходом25 младших разр дов третьего табличного умножител , выход старших разр дов которого соединен с первым информационным входом п того сумматора, вход переноса которого соединен с выходом переноса четвертого сумматора , выход суммы которого соединен с первым информационйым входом шестого сумматора, выход суммы которого вл етс первым выходом старших раз35 р дов произведени устройства, выходы суммы п того и переноса шестого сумматоров соединены с информационным входом и входом переноса соответственно седьмого сумматора, выходкоторого вл етс вторым выходомстарших разр дов произведени устройства , отличающеес тем, что, с целью уменьшени аппаратурных затрат, выход младших разр дов второго табличного умножител соединен с вторым информационным входом третьего сумматора, выходы переноса пер-- вого и третьего сумматоров соединены с входами переноса второго и четвертого сумматоров соответственно, выход переноса второго сумматора соединен с вторым информационным входом п того сумматора, вход знакового разр да второго сомножител устройствапервого сомножител третьего табличного умножител и входом переноса шестого сумматора, второй информа- ционньй вход которого соединен с вхо513159706дом знакового разр да первого сомно- разр да второго сомножител третье- жител устройства и входом знакового го табличного з множител .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853990822A SU1315970A1 (ru) | 1985-12-11 | 1985-12-11 | Устройство дл умножени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853990822A SU1315970A1 (ru) | 1985-12-11 | 1985-12-11 | Устройство дл умножени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1315970A1 true SU1315970A1 (ru) | 1987-06-07 |
Family
ID=21210301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853990822A SU1315970A1 (ru) | 1985-12-11 | 1985-12-11 | Устройство дл умножени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1315970A1 (ru) |
-
1985
- 1985-12-11 SU SU853990822A patent/SU1315970A1/ru active
Non-Patent Citations (1)
Title |
---|
Электроника, 1970, № 10, с. 13-15, фиг. 1. Авторское свидетельство СССР 1019442, кл. G 06 F 7/52, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3878985A (en) | Serial-parallel multiplier using booth{3 s algorithm with combined carry-borrow feature | |
US4644491A (en) | Sign generation system for a carry save adder | |
SU1315970A1 (ru) | Устройство дл умножени | |
GB1582958A (en) | Digital system for binary multiplication of a number by a sum of two numbers | |
SU1229757A1 (ru) | Устройство дл умножени | |
SU817700A1 (ru) | Устройство дл суммировани ОдНОРАзР дНыХ дВОичНыХ чиСЕл | |
SU1196853A1 (ru) | Устройство дл вычислени обратной величины | |
SU1003074A1 (ru) | Устройство дл параллельного алгебраического сложени в знакоразр дной системе счислени | |
EP0067862B1 (en) | Prime or relatively prime radix data processing system | |
SU824203A1 (ru) | Устройство дл сложени п-разр дныхдЕС ТичНыХ чиСЕл | |
SU1285463A1 (ru) | Устройство дл умножени | |
SU1229758A1 (ru) | Устройство дл умножени | |
RU1797112C (ru) | Устройство дл умножени чисел | |
RU2022337C1 (ru) | Преобразователь параллельного знакоразрядного кода в дополнительный двоичный код | |
SU1515161A1 (ru) | Устройство дл умножени | |
SU851395A1 (ru) | Преобразователь двоичного кода вдОпОлНиТЕльНый | |
SU1291973A1 (ru) | Устройство дл делени | |
SU1256019A1 (ru) | Устройство дл делени | |
SU1043627A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU822174A1 (ru) | Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд | |
SU1038937A1 (ru) | Устройство дл умножени | |
JPH05216626A (ja) | 乗算器 | |
SU900282A1 (ru) | Устройство дл сложени п-разр дных дес тичных чисел | |
SU1008736A1 (ru) | Устройство дл вычислени квадратного корн | |
SU877528A1 (ru) | Устройство дл вычислени квадратного корн из суммы квадратов двух п-разр дных чисел |