SU1236465A1

SU1236465A1 - Устройство дл вычислени тригонометрических функций

Info

Publication number: SU1236465A1
Application number: SU843817344A
Authority: SU
Inventors: Виктор Евдокимович Золотовский; Роальд Валентинович Коробков
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1984-11-26
Filing date: 1984-11-26
Publication date: 1986-06-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в специализированных и универсальных вычислительных машинах. Цель изобретени - повышение быстродействи . Цель достигаетс за счет применени специального кода, где устранены нули. Устройство содержит регистр 2 адреса, блоки 3 и 7 пам ти , коммутатор 4, накапливающие сумматоры 5 и 13, буферные регистры 6 и 8, сдвигатель 9, группы элементов И 10 и 11, группу элементов ИЛИ 12, схему 14 сравнени , элеto СО о 4:: О сл

Description

Изобретение относитс к вычислительной технике и может быть использовано в специализированных и универсальных вычислительных мапшнах.

Целью изобретени вл етс повышение быстродействи .

На чертеже представлена блок-схема устройства.

Устройство, содержит вход I аргумента j регистр 2 адреса, блок 3 пам ти , кoм fyтaтop 4 р накапливающий сумматор 5s буферный регистр 6, блок 7 пам ти, буферный регистр 8, сдвигатель 9, группы элементов И 10 и 11, группу элементов ИЛИ I2, на- капливающий сумматор 13, схему 14 сравнеш , элемент И 15, входы 16-19

Устройство работает следующим образом .

В первом такте аргумент х, содержащий (п+1) разр дS где п число разр дов аргументаJ и один управл ющий разр д записываютс в регистр адреса. Старшие тп разр дов, включа управл ющий разр д, поступают на первый блок 3 пам ти, где в зависимости от состо ни управл ющего разр да считываетс либо sinx, либо cosx. Дл определенности вычисл етс функци sinx, чему соответствует О в управл ющем разр де. Тогда в первом

такте считьгеаетс sinx , где х„-обозначение (га-1) старших разр дов аргумента . По сигналуJ noCTynawDieMy на вход 17, коммутатор пропускает sinx на сумматор и записывает его как начальное условие.

Во втором такте в регистр 2.запи- сьшаетс аргумент х, содержащий в управл ющем разр де 1, Старшие m разр дов аргумента поступают на первый блок пам ти, а младшие (п+1-m) разр дов - на второй блок пам ти. По сигналу, поступающему на вход устройства 18, в регистр 6 записываетс величина COSX из первого блока пам ти из второго блока пам ти в регистр 8 .записываетс величина ах перекодировани в специальный код, где АХ - (n-i-l-m) младших-разр дов аргумента. Специальный код представл ет собой код, в котором устранены нулевые разр ды . В этом коде кажда цифра содержит (It) разр д. В разр дах записываетс число, соответствующее количеству нулей предществующих значащей цифре, а в (f-f-l) разр де записываетс сама значаща цифра. Дл того, чтобы количество нулей в исходном .

S

0

5

числе было больше, оно предварительно преобразуетс из двоичного кода в знакоразр дный двоичный код. При этом. значащими цифрами вл ютс +1 или -1. В E-i-l разр де при наличии +1. записываетс О, а при -1 записываетс 1. Например , пусть задано число 0,01I10110« Промежуточна форма в знакоразр д- ной системе O.lOOOfoiO. Окончательно в форме специального кода получают РООД ,0111 ЛОЦ II 10. Хот в промежуТ-V - - -v- --v - - Е f f точной форме три значащих разр да, в специальном коде имеютс четыре значащих разр да. Это необходимо из следующих обсто тельств. Специальный код не имеет средств дл обозначени нул . Если промежуточный код оканчиваетс нул ми, в промежуточную форму добавл етс такое число нулей, какое максимальное число без единицы может записано быть в Р разр дах- В последнем (t+1) разр де ставитс значаща единица. В этом случае сдвиг практически на двойную длину выводит число за разр дную сетку и добавочна значаща единица не .оказывает вли ни на вычислени . Преобразу обратно в промежуточную 0 форму специальный код, получают O.lOOOTOlD, 0000001. .

Так как спецкод э.квивалентен зна- корпзр дному двоичному коду., то он

.. тп 1 ч содержит (. -- 4-1) значащих разр дов

5

0 N

0

где m,j - разр дность младшей части числа. Дл представлени количества нулей необходимо log m, таким, образом , общее число бит спецкода равно

N(log,m,l) ( |i +1).

При этом ( и m 8) , откуда .

Самым неблагопри тным будет код 0.10101010, которому соответствует спецкод 00100100010001001110. В регистр 8 считываетс весь код сразу. Старшие три разр да поступают на сумматор 13 и сдвигатель 9. Значащий (четвертый) разр д поступает на группы элементов И 10 и П .

В третьем .такте происходит умножение cosXp, хран щегос в регистре б, на старший разр д дх, хран щийс в регистре 8. С зтой целью I старших разр дов спецкода поступают на вход сдвигател 9, на другой вход которого поступает величина cosx . В зависимости от величины числа, записанного в f битах текущего разр да спецкода, величина cosx умножаетс на 2 . На первом выходе сдв.ига- тел по вл етс инверси величины С08Х, поступающа из регистра 6, сдвинута на ( f. +1) разр д, на втором выходе выдаетс эта же величина в пр мом коде, В зависимости от состо ни (1+1) бита текущего разр да спецкода открываютс элементы И пер- вой группы 10-1 в (+1) бите или элементы И второй группы 11-0 в (1+1 бите.

Через группу элементов ИЛИ инверси или пр мой код сдвинутой вели- чины cosxp поступает через коммутатор на вход сумматора 5. По сигналу, поступающему на вход устройства 16 и по вл ющемус на выходе элемента 15, происходит сложение величин с выхода коммутатора и содержимого сумматора 5, сложение содержимого сумматора 13 со старшими Г битами разр - да спецкода из регистра 8 и запись сдвинутого числа, хран щегос в ре- гистре 6, с выхода пр мого кода сдвигател 9 в регистр 6.

Затем вновь подаетс сигнал на вход 16 и действи третьего такта повтор ютс . Это происходит до тех пор, пока величина в накапливающем сумматоре I3 не окажетс равной или больше „ , Тогда на выходе схемы

ПО А

сравнени формируетс логический нуль и работа устройства прекращаетс . В сумматоре 5 формируетс искома величина функции sinx или cos x

Claims

Формула изобретени

Устройство дл вычислени тригонометрических функций, содержащее регистр адреса, первый блок пам ти, два буферных регистра, первую группу элементов И и первый накапливающий сумматор, причем вход аргумента устройства соединен с информационным входом регистра адреса, выход которого соединен с адресным входом первого блока пам ти, отличают е ее тем, что, с целью повышени быстродействи , в него введены второй блок пам ти, второй накаВНИИПИ Заказ 3091/51

Тираж 671

Подписное

Произв.-полнгр, пр-тие, г. Ужгород, ул. Проектна г

j

5 0 5

-

5

0

5

пливающий сук{матор, втора группа элементов И, группа элементов ИЛИ, коммутатор, сдвигатель, схема сравнени и элемент И, причем Выход регистра соединен с адресным входом второго блока пам ти, вьгход которого соединен с информационным входом первого буферного регистра, выход ,, трех старших разр дов которого соединен с информационным входом первого накапливающего сумматора и управл ющим входом сдвигател , а выход младшего разр да - с первыми входами элементов И первой и второй групп, вторые входы которых соединены с инверсным и пр мым выходами разр дов- сдвигател , информационный .вход которого соединен с выходом второго буферного регистра, информационные входы первой и второй групп которого соединены соответственно с пр мым выходом сдвигател и выходом пёрвоТо блока пам ти, выход которого подключен к первому информационному входу .коммутатора , второй информационный и управл ющий входы которого соединены соответственно с выходами элементов - ИЛИ группы и установочным входом начальной установки второго накапливающего сумматора, информационный, вход и тактовый вход которого соедиг нены Соответственно с выходом коммутатора и выходом элемента И, выход которого подключен к тактовым входам первого накапливающего cyt-e aropa и первого и второго буферных регистров, входы разрешени записи первого и второго буферных регистров соединены с входом задани режима устройства , тактовый вход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом схемы сравнени , первый и второй входы которой соединены соответственно с выходом первого накапливающего сумматора и входом задани максимального числа в заданной разр дности устройства, вьгход которого соединен с выходом второго накапливающего сумматора, выходы элементов И первой и второй соединены соответственно с первыми и вторыми входами элементов Ш1К группы.

Тираж 671

Подписное