SU1150770A1 - Кодек системы св зи - Google Patents

Abstract

КОДЕК СИСТЕМЫ СВЯЗИ, состо щий тлз соединенных каналом св зи кодера, вход которого соединен с входом кодека, и декодера, выход которого соединен с выходом кодека, кодер содержит соединенные последовательно дельта-Модул тор, счетчик и кододатчик , которого подключен к выходу кодера, вход которого соединен с входом дельта-модул тора, тактовые входы дельта-модул тора и кододатчика подключены соответственно к первой и второй тактовым шинам, а декодер содержит соединенные после овательно интегратор и фильтр, выход которого подключен к выходу декодера , отличающийс  тем, что, с целью повышени  помехоустойчивости , в кодере счетчик выполнен нереверсивным, а в декодер введен формирователь импульсной последовательности , вход и выход которого соединены с входами соответственно декодера и интегратора, г{ричем формирователь импульсной последовательности содержит преобразователь кода, блок . коррекции, элемент сравнени , счетчик и вентиль, вход которого подключен к третьей тактовой шине, а выход соединен с выходом формировател  импульсной последовательности и входом (Л счетчика, выходы которого подключены к соответствующим первым входам элемента сравнени , к вторым входам которого подключены cooTBeTCTBiianiHe выходы блока коррекции, входы которого соединены с соответствующими выходами преобразовател  кода, вход косд о торого подключен к входу формировател  импульсной последовательности, а тактовый вход - к четвертой тактовой шине, при этом выход элемента сравнени  соединен с управл ющим вхо дом вентил .

Description

Изобретение относитс  к импульсн технике и может быть использовано . при построении цифровых систем св зи . Известна система св зи с использованием дельта-модул ции, включающа  в себ  кодер и декодер, содержащие каждый соединенные последовательно сумматор, элемент задержки и повторитель, ВЬЕХОД которого подклгочен к другому входу сумматора 1 . Недостатком этого устройства  вл етс  снижение эффективности кодировани  из-за наличи  повторител  с коэффициентом передачи меньше еди ницы, обеспечивающего интегрирование (суммирование) с утечкой. Наиболее близким к предлагаемому  вл етс  кодек системы св зи, состо  щий из соединенных каналом св зи к дера, вход которого соединен с входом системы, и декодера, выход кото рого соединен с выходом системы, ко дер содержит соединенные последовательно дельта-модул тор, счетчик и кододатчик, выход которого подключе к выходу кодера, вход которого соединен с входом дельта-модул тора, тактовые входы дельта-модул тора и кододатчика подключены соответственно к первой и второй тактовым шинам, а декодер содержит соединенные последовательно интегратор и фильтр, выход которого подключен к выходу декодера, причем счетчик в к дере выполнен реверсивным, а между входом декодера и входом интегратор включен дешифратор С23. Недостатком данного устройства   л етс  его низка  помехоустойчивост вследствие необходимости точного во становлени  в декодере передаваемых приращений сигнала. Цель изобретени  - повьппение помехоустойчивости . Поставленна  цель достигаетс  тем, что в кодеке системы св зи, состо щем из соединенных каналом св зи кодера, вход которого соединен с входом кодека, и декодера, выход ко торого соединен с выходом кодека, кодер содержит соединенные последовательно дельта-модул тор, счетчик и кододатчик, выход которого подклю чен к выходу кодера, вход которого соединен с входом дельта-модул тора тактовые входы дельта-модул тора и кододатчика подключены соответствен но к первой и второй такторым тинам а декодер содержит соединенные последовательно интегратор и фильтр, выход которого подключен к выходу декодера, в кодере счетчик выполнен нереверсивным, а в декодер введен формирователь импульсной последовательности , вход и выход которого соединены с входами соответственно декодера и интегратора, причем формирователь импульсной последовательности содержит преобразователь кода, блок коррекции, элемент сравнени , счетчик и вентиль, вход которого подключен к третьей тактовой шине, а выход соединен с выходом формировател  импульсной последовательности и входом счетчика, выходы которого подключены к соответствугацим первым входам элемента сравнени , к вторым входам которого подключены соответствующие выходы блока коррекции, входы которого соединены с соответствующими выходами преобразовател  кода, вход которого подключен к входу формировател  импульсной последовательности, а тактовьй вход - к четвертой тактовой шине , при этом выход элемента сравнени  соединен с управл ющим входом вентил , На фиг.1 изображена функциональна  схема кодекаJ на фиг.2 - пример его выполнени ; на фиг.З - временные диаграммы сигналов. Кодек системы св зи состоит из кодера 1, декодера 2 и канала 3 св зи между ними. Кодер 1 содержит соединенные последовательно дельта-модул тор 4, счетчик 5 и кододатчик 6. Вход дельта-модул тора 4 соединен с входом кодера 1. К выходу кодера 1 подключен выход кододатчика 6, тактовые входы дельта-модул тора 4 и кододатчика соединены соответственно с первой и второй тактовыми шинами 7 и 8. Декодер 2 содержит соединенные последовательно деформирователь 9 импульсной последовательности, интегратор 10 и фильтр 11, выход которого соединен с входом декодера 2, в свою очередь подключенного к выходу кодека. Вход декодера 2 соединен с входом формировател  9, который содержит преобразователь 12 кода, блок 13 коррекции, элемент 14 сравнени , счетчик 15 ивентиль 16, вход которого соединен с третьей тактовой шиной 17, а выход подключен к выходу формировател  9 и входу счетчика 15. Вход формировате31 л  9 соединен с нходом преобраговате л  12 кода, выходы которого подключены к соответствующим входам блока 13 коррек11ии, а тактовый вход - к четвертой тактовой шине 18. Выходы счетчика 15 и блока 13 соединены соответственно с первыми и вторыми соответствующими входами элемента 14 сравнени , выход которого подключен к управл ющему входу вентил  16. В одной из возможных реализаций кодека (фиг.2) дельта-модул тор 4 тактирует с  сигналом с частотой F дискретизации . Счетчик 5 вьшолнен четырехразр дным нереверсивным и без установочного входа, а кододатчик 6, выполн ющий функцию преобразовател  параллельного кода в последовательньш , построен на универсальном регис тре, на управл к цие входы (С и С) которого подаютс  соответственно линейна  частота Рд, определ юща  скорость передачи цифрового сигнала, и тактова  частота F, определ юща  такты передачи, причем , где п - число разр дов кодового слова . В декодере 2 преобразователь 12 кода (последовательного в параллельньй ) вьшолнен на универсальньк регистрах 19 и 20 сдвига, управл емых частотами F (вход С регистра 19) и FT (входы Cj и Cj регистров 19 и 20) по шине 21. Вход регистра 19  вл етс  входом преобразовател  12 кода , выходы регистра 19 соединены с соответствующими входами регистра 2ф и вместе с его выходами образуют выходы преобразовател  12. Блок 13 коррекции выполнен в виде программируемого запоминающего устройства, которое позвол ет в соответствии с аДресом на входе вызывать на выходе кодовое слово, записанное в соответствии с некоторой программой. Элемент t4 сравнени  выполнен четырехразр дным , счетчик 15 идентичен счет чику 5 кодера 1, а вентиль 16 представл ет собой элемент И. В данном устройстве прин то . ч Синхронизаци  тактовых частот кодера 1 и декодера 2 обеспечиваетс  средствами синхронизации, имеющимис  в системах св зи. Кодек системы св зи работает следующим образом. Исходный аналоговый сигнал преобразуетс  в дельта-модул торе в импульсную последовательность, в ко П4 торой положительные импульсы соответствуют положительным приращением входного сигнала, а паузы - отрица тельным. Частота по влени  импульсов или пауз равна частоте Fg дискретизации . Эта импульсна  последовательность поступает на вход четырехразр дного счетчика 5, с выходов которого двоичные числа, равные сумме подсчитанных импульсов, с частотой F записываютс  в регистр 6. С помощью частоты F параллельный код, записанный в этот регистр, передаетс  посимвольно в канал 3 св зи, т.е. осуществл етс  преобразование из параллельного кода в последовательный. Каждое передаваемое кодовое слово состоит из информационной и защитной частей. Защитна  часть кодового слова предназначена дл  повышени  помехоустойчивости передачи информации, так как с ее помощью в кодовое слово вводитс  некотора  избыточность. Информационна  часть кодового слова, составленна  из К младших разр дов, должна обеспечивать однозначное соответствие между прин тым и предшествующим отсчетами, т;е. () . Более старшие разр ды будут относитьс  к категории защитных. Таким образом , в данном случае первый, второй и четвертый разр ды счетчика 5 информационные , а разр д 8 - защитный. В декодере 2 с помощью преобразовател  12 кода, построенного на универсальных регистрах 19 и 20 сдвига, осуществл етс  обратное преобразование последовательного кода в параллельный и выделение прин того (в регистре t9) и предыдущего (в регистре 20) кодовых слов, которые поступают на входы блока 13 коррекции, выполненного в виде программируемого запоминающего устройства, которое в соответствии с алгоритмом коррекции кодовых слов (т.е. пор дком счета) исправл ет ошибки, возникающие в защитной части кодового слова. Алгоритм коррекции Зачитывает основной принцип организации кодового слова, получаемого обычным счетом числа полохсительных дельта-импульсов . Из услови  каждое вновь образованное число не может отличатьс  от предыдущего более чем на 8. Исправленные кодовые слова поступают на первые входы эдемента 14 сравнени , выходной сигнал которого t,11 управл ет работой местного четырехразр дного счетчика 15 (через вентил 16) таким образом, чтобы число импульсов , поступающих на его вход, обеспечивало равенство кодовых слов, поступающих из блока 13 коррекции и счетчика 15 на соответствующие входы элемента 14 сравнени . Тем самым на выходе вентил  16 обеспечиваетс  равенство числа импульсов, поступающих на вход счетчика 5 в кодере 1, числу импульсов, поступакицих на вход местного счетчика 15 декодера 2. Образующа с  на выходе вентил  16 импульсна  последовательность поступает на интегратор 10 и после фильтрации в фильтре 11 подаетс  на выход делсодера 2. Динамика работы кодека системы св зи иллюстрируетс  фиг.З дл  случа  Рд 8F,-. За некоторьй интервал времени на выходе дельта-модул тора 4 в соответствии с формой входного аналогового сигнала x(t) .(фиг.За) формируетс  импульсна  последовательность y(t) (фиг.Зб), а на выходе счетчика 5 в те тактовые моменты времени кодовые слова Q(t) (фиг.Зв). В их последовательности, начина  с третье го тактового интервала, передаваемое кодовое слово оказываетс  усеченным, поскольку старшие разр ды слова, начина  с п того, четырехразр дным счетчиком 5 не фиксируютс  и в канал 3 св зи не передаютс . При прохождении по каналу св зи некоторые из кодовых слов претерпевают искажени  Пусть это будут,например,кодовые слова № 1,3,4,7 в искаженной последовательности Q(t) (фиг.Зг). В такой ситуации ошибки в старших разр дах (защитной части) кодовых слов №№ 1,7 могут быть исправлены на приемной стороне, если учесть заданную организацию кодовых слов на передающей стороне. Действительно, в исправленной последовательности Q(t) (фиг.Зд) в кодовом слове № 1 лишн   (ошибочна ) единица должна по витьс  при поступлении на счетчик 5 кодера четырнадцати импульсов, что невозможно из услови  . В то же врем  рассмотрение кодовых слов 6 №N 5,6 показывает, что на счетчике может по витьс  комбиртаци  1000, если на счетчик, наход щийс  в состо нии 1011, поданы тринадцать импульсов , что также невозможно. Блок 13коррекции запрограммирован таким образом, что дл  невозможных комбинаций происходит исправление защитной части прин того кодового слова. Вместе с тем в кодовых словах №№ 3,4 произошел сбой их информационной части (младших разр дов). Такие ошибки не могут быть исправлены на данном интервале времени, однако уже на временном интервале эти ошибки оказываютс  исправленными в декодере 2 путем сравнени  в блоке 14прин того кодового слова с кодовым словом, сформированным местным счетчиком 15. Восстановленный сигнал x(t) показан пунктиром на фиг.За. При этом уравнивание чисел импульсов в переданной y(t) и прин той (t) (фиг.Зе) последовательност х осуществл етс  автоматически . Дополнительно следует отметить, что исправл юща  способность метода, реализованного в данном изобретении, про вл етс  тем сильнее, чем большее число поступающих в блок 13 коррекции кодовых слов участвует в анализе и чем больше разр дов кодового слова вход т в его защитную часть, при этом по вл етс  способность противосто ть групповым ошибкам (искажающим группы кодовых слов). Этот эффект обусловлен различной скоростью изменени  старших разр дов текущего кодового слова, что позвол ет посредством сравнени  исправл ть ошибки в восстанавливаемой импульсной последовательности , возникающие вследствие сбоев в канале св зи. Таким образом, введение новых блоков позвол ет повысить помехоустойчивость кодека системы св зи к искажени м информации, возникающим в канале св зи. Особенно существенно это преимущество про вл етс  в системах передачи технологических сигналов, обладающих большой избыточностью.

Г 1

1 I

S Ъ- f 1 iJ

i

-5

12

фиг.7

tpue.2

а

8

Claims (1)

1. КОДЕК СИСТЕМЫ СВЯЗИ, состоящий из соединенных каналом связи кодера, вход которого соединен с входом кодека, и декодера, выход которого соединен с выходом кодека, кодер содержит соединенные последовательно дельта-модулятор, счетчик и кододатчик, выход которого подключен к выходу кодера, вход которого соединен с входом дельта-модулятора, тактовые входы дельта-модулятора и кододатчика подключены соответственно к первой и второй тактовым шинам, а декодер содержит соединенные последо- вательно интегратор и фильтр, выход которого подключен к выходу декодера, отличающийся тем, что, с целью повышения помехоустойчивости, в кодере счетчик выполнен нереверсивным, а в декодер введен формирователь импульсной последовательности, вход и выход которого соединены с входами соответственно декодера и интегратора, цричем формирователь импульсной последовательности содержит преобразователь кода, блок . коррекции, элемент сравнения, счетчик и вентиль, вход которого подключен к третьей тактовой шине, а выход соединен с выходом формирователя импуль- 3 сной последовательности и входом счетчика, выходы которого подключены к соответствующим первым входам элемента сравнения, к вторым входам которого подключены соответствующие выходы блока коррекции, входы которого соединены с соответствующими выходами преобразователя кода, вход которого подключен к. входу формирователя импульсной последовательности, а тактовый вход - к четвертой тактовой шине, при этом выход элемента сравнения соединен с управляющим входом вентиля.

   SU „ 1150770

   1 1150770