SU648982A1 - Устройство дл исправлени одиночных ошибок - Google Patents
Устройство дл исправлени одиночных ошибокInfo
- Publication number
- SU648982A1 SU648982A1 SU772529402A SU2529402A SU648982A1 SU 648982 A1 SU648982 A1 SU 648982A1 SU 772529402 A SU772529402 A SU 772529402A SU 2529402 A SU2529402 A SU 2529402A SU 648982 A1 SU648982 A1 SU 648982A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- outputs
- group
- decoder
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Изобретение относитс к вьг ислительной технике и может найти приме нение при передаче управл ющих команд с уплотнением канала св зи. Известно устройство дл испра лени одиночных ошибок, содержащее регистр приемных элементов, дешифра тор, группу элементов ИЛИ, группу элементов И, элемент фиксации окончани приема кодовой комбинации, эл мент запрета 1. Недостатком известного устройств вл етс его низкое быстродействие, определ емое тем, что кодова комбинаци сначала анализируетс , а за тем искаженный разр д регистра приемных элементов исправл етс . Наиболее близким техническим реше нием к предлагаемому изобретению вл етс устройство дл исправлени одиночных ошибок, содержащее регистр приемных элементов, coeдинe; ный с матрицей, регистр сдвига, элемент фиксации окончани приема кодовой комбинации, элемент запрета, логичес кий элемент ИЛИ, трехфазовую схему И сдвигающую шину регистра сдвига и ши ну тактовых импульсов 2. Недостаток этого устройства - дополнительные затраты машинного времени дл коррекции ошибок. Целью изобретени вл етс повышение быстродействи . Это достигаетс тем, что в устройство дл исправлени одиночных ошибок , содержащее приемный регистр, дешифратор , блок управлени , группу элементов И и группу элементов ИЛИ, причем выходы приемного регистра соединены с соответствующими входами дешифратора , введены дополнительные св зи: выходы дешифратора, образующие соответствующие группы кодовых комбинаций, соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены с первыми входами соответствующих элементов И группы, ввакод блока управлени соединен со вторыми входами всех элементов И, вхо.цы зл ементов И вл ютс группой выходов устройства, На чертеже изображена блок-схема устройства дл исправлени одиночных ошибок. В состав устройства входит приемный регистр 1, дешифратор 2, элементов ИЛИ 3, группа элементов И 4. блок 5 управлени .
.. .J,-.f . : ;. ,
-, .-3 t Устройство дл исправлени одиноч ных ошибок работает на примере декодировани п тиэлементного кода следующим образом. Дл передачи информа ции, используютс ,например четыре рабочие кодовые комбинации 10110, 1100 01010, 00101. При искажении одного элемента в первой прин той кодовой комбинации на вход приемного регистра будет прин т либо код-00110, либо - 11110, либо - 10010, либо - 10100, либо - 10111. При приеме всех последующих кодовых комбинаций составл етс перечень кодовых комбинаций дл случа искажени одного элемента рабочих кодовых комбинаций.. Выходы дешифратора, которые объединены перечнем кодовых комбинаций, группируют и завод т на входы соответствующих элементов ИЛИ, образующих группу элементов ИЛИ 3. При этом независимо от того, кака придет кодова комбинаци : либо с одиночной ошибкой, либо без нее, на выходе соо ветствующего элемента ИЛИ будет присутствовать сигнал, соответствующей рабочей кодовой комбинации. Преимущество устройства дл исправ лени одиночных ошибок заключаетс в увеличении быстродействи исправле ни одиночных ошибок, так как процес исправлени заканчиваетс одновремен но с по влением сигнала на выходе бл ка управлени ,т.е. при фиксации сиг
Claims (2)
- 648982 нала окончани приема кодовой комоинации , при этом не требуетс дополнительных тактовых импульсов дл организации процесса коррекции. Формула изобретени Устройство дл исправлени одиночных ошибок, содержащее приемный регистр , дешифратор, блок управлени , группу элементов И и группу элементов ИЛИ, причем выходы приемного регистра соединены с соответствующими входами дешифратора, отличающеес тем, что, с целью повышени быстродействи , выходы дешифратора , образующие соответствующие группы кодовых комбинаций, соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены с первыми входами соответствующих элементов И группы, выход блока управлени соединен со вторыми входами всех элементов И, входы элементов И вл ютс группой выходов устройства. Источники информации, при-н тые во внимание при экспертизе 1.За вка № 2094238/18-24, кл. G 06 F 11/08, 06.01.75.
- 2.Авторское свидетельство СССР 363979, кл. G 06 F 11/08, 1971.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772529402A SU648982A1 (ru) | 1977-09-21 | 1977-09-21 | Устройство дл исправлени одиночных ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772529402A SU648982A1 (ru) | 1977-09-21 | 1977-09-21 | Устройство дл исправлени одиночных ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU648982A1 true SU648982A1 (ru) | 1979-02-25 |
Family
ID=20727024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772529402A SU648982A1 (ru) | 1977-09-21 | 1977-09-21 | Устройство дл исправлени одиночных ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU648982A1 (ru) |
-
1977
- 1977-09-21 SU SU772529402A patent/SU648982A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU648982A1 (ru) | Устройство дл исправлени одиночных ошибок | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
SU1138947A1 (ru) | Устройство мажоритарного декодировани | |
SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU785993A1 (ru) | Декодирующее устройство | |
SU625311A1 (ru) | Устройство дл передачи и приема двоичной информации | |
SU1341643A1 (ru) | Устройство дл контрол информации при передаче | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU729849A2 (ru) | Устройство дл исправлени ошибок | |
SU512591A1 (ru) | Устройство выделени рекуррентного синхросигнала с исправлением ошибок | |
SU944143A2 (ru) | Устройство дл передачи телеграмм | |
SU866763A1 (ru) | Устройство приема многократно передаваемых комбинаций | |
SU1262736A1 (ru) | Устройство дл двухсторонней передачи и приема информации | |
SU1081639A2 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1374433A1 (ru) | Преобразователь кодов | |
SU1317661A1 (ru) | Устройство дл приема и преобразовани двоичного равновесного кода | |
SU1339894A1 (ru) | Декодирующее устройство | |
SU1280635A1 (ru) | Сигнатурный анализатор | |
SU796840A1 (ru) | Устройство дл определени положени чиСлА HA чиСлОВОй ОСи | |
SU822178A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1585798A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
SU465748A1 (ru) | Способ фазировани при передаче информации циклическим кодом | |
SU945988A1 (ru) | Устройство дл мажоритарного декодировани двоичных кодов | |
SU696624A1 (ru) | Устройство дл контрол качества передачи телеграмм | |
SU1762307A1 (ru) | Устройство дл передачи информации |