SU1003127A1 - Устройство дл приема телесигналов - Google Patents

Description

(5) УСТРОЙСТВО дл  ПРИСНД ТЕЛЕСИГНАЛОВ

1

Изобретение относитс  к автоматике и телемеханике ив частности может быть .использовано в дешифраторах сигналов телесигнализации диспетчерской аппаратуры телеуправлени  радиосредствами , установленными на территориально рассредоточенных объектах радиосв зи.

Известно устройство дл  приема телемеханической информации, содержащее накопитель, логические схемы И, ИЛИ, триггер пам ти и дешифратор П.

Это устройство имеет низкую помехоустойчивость при работе в услови х последовательного приема информации телесигнализации от территориально рассредоточенных радиосредств из-за ложного фазировани  приемного устройства , формируемой из сдвинутых относительно своего правильного положени  информационных кодовых комбинаций кодовой комбинации циклового фазировани .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  декодировани  циклических кодов, содержащее блок фазировани  по такту, вход которого соединен с входом устройства и первым входом первого элемента И, первый выход которого соединен с первыми входами накопител  и распределител  тактов, а второй выход - с первым

10 входом распределител  тактов, а второй выход - с первым входом распределител  элементарных импульсов, первый выход которого соединен с вторым входом первого элемента И, а 5 второй.- с первым входом преобразовател  результатов проверки кода, на второй вход которого подключен выход анализатора кода, на вход которого подключен первый выход накопи20 тел , а на второй выход - первый вход блока элементов И, на второй вход которого подключен второй выход накопител , третий выход кото31 pdro через дешифратор ключевых комбинаций подключен на первый вход второго элемента И, на второй вход которого подключен выход триггера, а на выход - первый вход триггера и второй вход распределител  тактов выход которого подключен к третьему входу преобразовател  результатов проверки кода, первый выход которого подключен к третьему входу блока эле ментов И, выход которого образует выход устройства, выход первого .элемента И соединен с вторым выходом накопител , второй вход триггера соединен с выходом преобразовател  результатов проверки кода, содержащего дваэлемента ИЛИ, на входы которых поданы соответственно единич ные и нулевые шины распределител  тактов, выходы элементов ИЛИ подключены к первым Входам элементов И к вторым входам которых подключен выход распределител  элементарных импульсов, а к третьим входам подключены выходы сметного триггера, к счетным входам которого подключен выход элемента И, к входу которого подключен выход блока вы влени  оши бок, соединенный с накопителем; к второму входу счетного триггера подключен выход распределител  элементарных импульсов, а выходы двух элементов И преобразовател  результатов проверки кода подключены к входам элементов ИЛИ, выход которого подключен к первому входу тригге ра, на второй вход которого подключен выход распределител  тактов, на первый и -второй выходы триггера под ключены два элемента И, к вторым входам которых подключен выход распределител  элементарных импульсов, а на третьи входы - выход распределител  тактов, выход первого элемен та И подключен к входу блока элемен тов И, выход второго элемента И под ключен к реверсивному счетчику, выходы которого через элементы ИЛИ по ключены к блоку элемента С 2 Недостатком данного устройства  вл етс  низка  надежность. Причиной низкой надежности работы устройства  вл етс  неопределенное состо ние реверсивного счетчика в момент повторного фазировани  уст ройства, которое приводит к необходимости задержки анализа сигналов ошибки и,следовательно, задержки 7 н ти  запрета повторного фазироваи  по циклу. Это, в свою очередь, риводит к тому, что в момент следоани  правильной фазирующей по цику комбинации выход дешифратора зарыт и фазирование не осуществл етс . то повтор етс  и в следующем цикле. Цель изобретени  - повышение наежности устройства. Поставленна  цель достигаетс  тем, что в устройство дл  приема телеси налов, содержащее блок фазировани , вход которого объединен с первым входом первого элемента И и подключен к входу устройства, первый выход блока фазировани  соединен с первым входом накопител  и первым входом первого распределител  импульсов, первый, второй и третий выходы которого соединены соответственно с первым , вторым и третьим входами преобразовател  кода, первый выход которого соединен с первым входом блока элементов И, второй выход блока фазировани  соединен с входом второно распределител  импульсов, первь|й и второй выходы которого соединены соответственно с четвертым входом преобразовател  кода и вторым входом первого элемента И, выход которого соединен с вторым входом накопител , первый выход которого через первый дешифратор соединен с первым входом второго элемента И, выход второго элемента И соединен с вторым Входом первого распределител  импульсов и первым входом триггеру, выход которого соединен с вторым входом второго элемента И, вторые и третий выходы накопител  соединены с первыми и вторым входами анализатора кода , первый и второй выходы которого соединены соответственно с п тым входом преобразовател  кода и вторым входом блока элементов И, третий вход которого подключен к четвертому выходу накопител , а выход - к выходу устройства, введены второй дешифратор и регистр сдвига, второй выход преобразовател  кода через последовательно соединенные регистр сдвига и второй дешифратор соединен с вторым входом триггера. Кроме того, преобразователь кода выполнен на элементах И, ИЛИ, НЕ и триггере, выходы первого и второго элементов ИЛИ соединены с первыми входами соответственно первого и второго элементов

51

И, выходы которых через третий элемент ИЛИ соединены с первым входом триггера, выходы триггера соединены с первыми входами третьего и четвертого элементов И, второй вход первого элемента И через элемент НЕ соединен с вторым входом второго элемента И, второй вход триггера, входы первого и второго элементов ИЛИ, объединенные вторые входы и объединенные третьи входы третьего, и четвертого элементов И и второй вход второго элемента И подключены соответственно к первому - п тому входам преобразовател  кода, выходы четвертого и третьего элементов И подключены к первому и второму выходам преобразовател  кода соответственно . Кроме того, анализатор кода выполнен на последовательно соединенных сумматорах по модулю два, выход последнего из которых соединен с первым выходом анализатора кода, втором вход каждого сумматора по модулю два подключен к соответствующему первому входу анализатора кода, второй вход и выход которого соединен с первым входом первого сумматора по модулю два.

На фиг. 1 приведена блок-схема устройства; на фиг. 2 - выполнение преобразовател  кода; на фиг. 3 выполнение анализатора кода; на фиг. k - временна  диаграмма работы устройства.

Устройство дл  приема телесигналов (фиг. 1) содержит блок 1 фазировани  по такту, распределитель 2 тактовых импульсов, элемент И 3, дешифратор k фазирующей по циклу кодовой комбинации, триггер 5, элемент И 6, накопитель 7 распределитель 8 тактовых импульсов, преобразователь 9 кода, анализатор 10 кода, блок 11 элементов И, дешифратор 12, регистр 13 сдвига.

Преобразователь 9 кода содержит (фиг. 2 ) элементы ИЛИ , элементы И 17-20, элемент НЕ 21 и триггер 22.

Анализатор 10 кода (фиг. 3) выгю11 ,нен на сумматорах 23 по модулю два.

Устройство осуществл ет прием сигналов телесигнализации от групп территориально рассредоточенных радиосредств .

Устрой ство работает следующим образом .

27 .6

К входу устройства последователь но подключаютс  каналы, по которым непрерывной последовательностью циклически передаютс  данные телесигнализации о состо нии радиосредств размещенных на территориально рассредоточенных объектах радиосв зи.

Данные телесигнализации в виде последовательности кодовых комбинаций циклового фазировани  поступают на вход устройства, а также на входы первого элемента И 6, блока 1 фазировани  по такту Р. После стробировани  элементом И 6 кодовые комбинации телесигнализации ( фазировани  по циклу и информационные кодовые комбинации ) ввод тс  и записываютс  в накопитель 7. Одновременно посылки кодовых комбинаций телесигнализации поступают на вход блока 1 фазировани  по такту, тактовые импульсы с выхода которого поступают на распределитель 2, на вход накопител  7 и вход распределител  8. Импульсы на выходе распределител  8 распределены в течение такта ч служат дл  синхронизации работы устройства , его элементов. Один из импульсов , точно совпадающий с серединой такта, подаетс  с распределител  8 на вход элемента И 6 и служит дл  стробироеани  поступающей на вход устройства информации.

После дешифрировани  дешифратором Ц через элемент И 3 на вход распределител  2 подаетс  импульс сброса в исходное состо ние. Одновременно триггер. 5 опрокидываетс  и запрещает повторное дешифрирование кодовых комбинаций циклового фазировани . По мере ввода в накопитель 7 кодовые комбинации провер ютс  на cooTBeTCtвие закону кодировани  анализатором 10.

Анализатор 10 кода предназначен дл  проверки кода на соответствие закону кодировани  по проверочному полиному.

Анализатор состоит из сумматоров 23 по модулю два, соединенных между собой и с элементами пам ти накопител  7. Выходом анализатора 10  вл етс  выход последнего из цепочки сумматоров 23, тогда как выходы остальных сумматоров 23 цепочки подключены на входы последующих сумматоров 23 цепочки.

Число сумматоров 23 в составе анализатора 10 равно числу ненулевых 7.10 коэффициентов проверочного полинома без одного. Проверочный полином Q(X) образуетс  путем делени  полинома X +1 на образующий полином используемого в устройстве телесигнализации кода Р(Х). Степень Q(X) равна числу проверочных разр дов кода М, N - общее число разр дов кода. Работа анализатора 10 осуществл етс  следующим образом. Информаци  телесигнализации посту пает с выхода 6 и записываетс  в накопитель 7- По мере ее записи и продвижени  с выходов элемйнтов пам ти накопител  7, соответствующих ненулевым коэффициентам проверочного полинома, сигналы подаютс  на первые входы сумматоров 23 по модулю два. Яа вторые входы сумматоров 23 анализатора 10 .подаютс  сигналы с выходов предыдущих сумматоров 23 анализатора 10. На два входа первого сумматора 23 поданы сигналы с выходов двух элементов пам ти накопител  7. С выхода первого сумматора .23 выдаетс  сигнал, соответствующий единице при наличии нечетного числа единиц и г нулю при четном числе единиц. Таким образом, при наличии четного числа единиц на.входе анализатора на выходе образуетс  нулевой сигнал, а при наличии нечетного - единичный-. Результаты проверки кодовых комбинаций преобразуютс  преобразовате лем 9 кода, предназначенным дл  при ведени  результатов.проверки любого смежного кода в вид, который дол жен быть получен при проверке любого обычного кода. Если, процедура проверки кода на ;Соответствие закону кодировани  (по модулю дв.а) по проверочному полиному может быть записана R(X) S(X).Q(X) , где S(X) - полином кодовой комбинации ; С1(Х) - проверочный полином кода то процедура преобразовател  резуль татов проверки кода может быть пред ставлена как суммирование по модулю два полинома результата проверки R(X) с .преобразующим полиномом Н(Х) Преобразующий полином должен удо летвор ть условию H(X)®R(X) О Преобразователь 9 работает следу щим образом. 7 С выхода распределител  2 на входы первого элемента ИЛИ k поступают единичные тактовые импульсы, на входы второго элемента ИЛИ 15 поступают нулевые тактовые импульсых На выходе первого элемента ИЛИ 14 образуетс  последовательность импульсов, соответствующа  единичным тактовым импульсам (например 0.1001), а на выходе второго элемента ИЛИ 15 - нулевым (например 10110). Эти последовательности импульсов поступают соответственно на первые входы первого и второго элементов И 17 и 18. На второй вход второго элемента И 18 поступает кодова  комбинаци , соответствующа  результату проверки смежного класса кода R (Х) (например 01001), а на второй вход первого элемента И 17 поступает та же комбинаци , но в инвертированном виде (например 10110). В том случае, если прин та  кодова  комбинаци  не содержит искажений на выходе анализатора 10 кода, будет определенна  комбинаци , соответствующа  полному Н(Х). Сложение R(X) с нулевыми тактовыми импульсами и инвертированного значени  R(X) с единичными тактовыми импульсами дают нулевой результат. При наличии искаженной кодовой комбинации телесигнализации, поступившей на вход устройства, результат проверки на соответствие закону кодировани  не равен Н(Х), и на выходе либо первого, либо второго элемента И 18 по вл ютс  импульсы - сигналы обнаружени  искажений. В начале проверки на первый вход триггера 22 подаетс  импульс сброса в исходное состо ние с выхода распределител  2. После проверки кодовой комбинации при от.сутствии искажений триггер 22 остаетс  в исходном состо нии, а при наличии искажений при проведении одной из проверок - опрокидываетс . В результате проверки очередной кодовой комбинации, записанной в накопителе 7 устройства, с первого выхода триггера 22 через элемент И 19 записываетс  импульс на вход регистра 13 сдвига, а с второго выхода триггера 22 через элемент И 20 импульс подаетс  на вход блока 11 элементов И. Если в прин той кодовой комбинации искажений нет, то с второго вы91 хода триггера 22 через элемент 1 20 поступает импульс, разрешающий считывание через.блок 11, записанной в накопителе7 кодовой комбинации; с первого выхода триггера 22 через элемент И 19 на вход регистра 13 сд га импульс не поступает, однако в конце проверки кодовой комбинации регистр 13 делает шаг ив первой его. чейке пам ти оказываетс  нуле .вой сигнал. При отсутствии искажений регистр 13 обнул етс . Если в прин той кодовой комбинации обнаружены искажени , то с первого выхода триггера 22 через элемент И 19 поступает на вход регистра 13 импульс. С второго выхода три гера 22 через элемент И 20 на. вход блока 11 импульс не подаетс , поэто му нет разрешени  на считывание информации . Таким образом, преобразователь 9 кода осуществл ет преобразование результатов проверки кодовых комбинацй й телесигнализации, передаваемых любыми смежными классами кодов, а вид, который может быть получен при проверке обычного кода. В процессе приема информации телесигнализации из части предыдущей и части последующей кодовых комбина ций может быть сформирована кодова  комбинаци  циклового фазировани . Если данна  кодова  комбинаци  запи сана в накопитесь 7 после того, как устройство сфазированО i rio такту и по циклу, то сигнёл ее деши рировани  с выхода дешифратора k не достигает распределител  тактов, так. как после установлени  правильной цикловой фазы уровень помех в канале невелик, частость обнаружени  искажений соответствует частости их:- образовани , триггер 5 находитс  в состо нии запрета повторног фазировани . Если до прихода истинной кодовой комбинации циклового фа зировани  зарегистрирована ложна  циклова  фаза, то она сдвигаетс  и частость образовани  искаженных кодовых комбинаций резко возрастает, так как нарушаетс  соответствие зако ну кодировани . Работа устройства в этом режиме показана на фиг. k, где о - сигнал с выхода дешифратора; 5 - состо ние регистра .13 сдвига; В - моменты фор мировани  сигнала ошибки (СО); о. 710 временна  диаграмма передачи шифратором сигналов (ШС) данных телесигнализации и приема с помощью приемного устройства (ПУ) этих данных. В цикл теле.сигнализации включена кодова  комбинаци  циклового фазировани  Поскольку после установлени  ложной цикловой фазы веро тность образовани  искажений кодовых комбинаций возрастает до 0.95-0.99 (Л.9), то регистр 13 сдвига посто нно имеет от (L-1) до L сигналов обнаружени , записанных в регистре в виде единиц. Поэтому после ложного фазировани  практически после приема первой кодовой комбинации с ошибкой формируетс  сигнал сн ти  запрета циклового фазировани , который с выхода дешифратора 12 поступает на второй вход триггера 5. Врем  запрета фазировани  (фиг. ) резко сокращаетс  до одной кодовой комбинации, и непрерывно поступающий поток сигналов обнаружени  искажений кодовых комбинаций, формируемый дешифратором 12 при превышении порога срабатывани  S, посто нно поддерживает триггер 5 в состо нии разрешени  фазировани . Истинна  кодова  комбинаци  циклового фазировани  может обеспечить установку правильной цикловой фазы даже в случае, если она .следует непосредственно за ложной комбинацией. После установлени  правильной цикловой фазы .частость образовани  ошибо .к снижаетс  до , что ведет к быстрому (в течение приема 2-3 кодовых комбинаций) освобождению регистра 13 сдвига и снижен1 ю его состо ни  ниже порогового. После установлени  правильной цикловой фазы сигнал разрешени  повторного фазировани  уже не формируетс , так как, несмотр  на состо ние регистра сдвига выше S, сигнал обнаружени  искажений не поступает. Поскольку регистр 13 сдвига находитс  в состо нии выше порогового после ложного фазировани , то прием очередной кодовой комбинации ведет к формированию сигнала разрешени  пЬвторного фазировани  по циклу , что создает услови  дл  того, Чтобы повторное фазирование было существлено непосредственно после южного. В св зи с этим работа устроиства в услови х последовательного приема сигналов телесигнализации от групп территориально рассредоточенных радиосредств производитс  более надежно.

Технико-экономическа  эффективность предлагаемого устройства заключаетс  в повышении надежности сбора данных телесигнализации от территориально рассредоточенных радиосредств . I

Claims (3)

1. Формула изобретени 

   Устройство дл  приема телесигналов , содержащее блок фазировани , вход которого-объединен с первым входом первого элемента И и подключен к входу устройства, первый выход блока фазировани  соединен с первым входом накопител  и первым входом первого распределител  импульсов , первый, второй и третий выходы которого соединены соответственно с первым, вторым и третьим входами преобразовател  кода, первый выход которого соединен с первым входом блока элементов И, второй выход блока фазировани  соединен с входом второго распределител  импульсов, первый и второй выходы которого соединены соответственно с четвертым входом преобразовател  кода и вторым входом первого элемента И, выход которого соединен с вторым входом накопител , первый которого через первый дешифратор соединен с первым входом второго элемента И, выход второго элемента И соединен с вторым входом первого распределител  импульсов и первым входом триггера, выход которого соединен с вторым входом второго элемента И, вторые и третий выходы накопител  соединены с первыми и вторым входами анализатора кода, первый и второй выходы которого соединены соответственно с п тым входом преобразовател  кода и вторым входом блока элементов И, третий йход которого подключен к четвертому выходу накопител , а выход к выходу устройства, о т л и ч а ю щ е е с   тем, что, с целью повышени  надежности устройства, в него введены вторрй дешифратор и регистр сдвига, второй выход преобразовател  кода через последовательно соединенные регистр сдвига и второй дешифратор соединен с вторым входом триггера.
2. 2.Устройство по п. 1, о т л ичающее , с  тем, что преобразователь кода выполнен на элементах

   И, ИЛИ, НЕ и триггере, причем выходы первого и второго элементов ИЛИ соединены с первыми входами соответ5 ственно первого и второго элементов И, выходы которых через третий элемент ИЛИ соединены с первым входом триггера, выходы триггера соединены с первыми входами третьего и четвер0 того элементов И, второй вход первого элемента И через элемент НЕ соединен с вторым входом второго элемента И, второй вход триггера, входы первого и второго элементов ИЛИ,

   объединенные вторые входы и объединенные третьи входы третьего и четвертого элементов И и второй вход второго элемента И подключены соответственно к первому - п тому входам

   Q преобразовател  кода, выходы четвертого и третьего элементов И подключены к первому и второму выходам преобразовател  кода соотвественно.
3. 3.Устройство по п. 1, о т л и чающеес  тем, что анализатор кода выполнен на последовательно соединенных сумматорах по модулю два, выход последнего из которых соединен с первым выходом анализатора кода, второй вход каждого сумматора по модулю два подключен к соответствующему первому входу анализатора кода, второй вход и выход которо . го соединены с первым входом первого сумматора по модулю два.

   Источники информации, прин тые во внимание при экспертизе

   1.Авторское свидетельство СССР № 809300, кл. G 08 С 19/28, 1979.

   2.Авторское свидетельство СССР № , кл. Н L 3/02, 1975

   (прототип).

   tJi(

   /ЛЯ

   fj5f/g. /

   f

   8

   lAr-,

   ц /7 - of

   L fff

   fff «-J

   г ГТ

   -

   rj

   .

   5