SU1582356A1 - Устройство дл исправлени ошибок в избыточном коде - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и аппаратуре дл  приема дискретных сообщений и может использоватьс  дл  исправлени  ошибок в 2-х символьном коде. Цель изобретени  - расширение области применени  за счет исправлени  ошибок в 2-х символьном коде. Эта цель достигаетс  в устройстве, содержащем группу счетчиков 1.1 - 1.N и блок 3 контрол  с соответствующими св з ми. Устройство может быть применено в любых системах передачи дискретных сообщений, в которых решаютс  задачи распознавани  сигналов и последующего исправлени  ошибок. 1 з.п. ф-лы, 3 ил.

Description

4.2

6 5

Изобретение относитс  к аппаратуре дл  приема дискретных сообщений и может быть использовано дл  исправлени  ошибок в 2-символьном коде. Цель изобретени  - расширение области применени  путем исправлени  ошибок в 2-символьном коде.

На фиг. 1 представлена схема устройства дл  исправлени  ошибок в избыточном коде на фиг. 2 - схема блока контрол ; на фиг. 3 схема узла исправлени  ошибки.

УстрЬйство (фиг. 1) содержит группу счетчиков 1.1-1.П (п - разр дност кода), группу информационных входов 2 устройства, блок 3 контрол , вход $.1 задани  режима устройства, первый тактовый вход .2 устройства, контрольный выход 5 устройства, второй тактовый вход 6 устройства и информационный выход 7 устройства.

Блок 3 контрол  (фиг. 2) образуют элемент ИЛИ 8 и группа узлов 9.1 - 9.п/2 исправлени  ошибки.

Узел 9Л исправлени  ошибки (фиг. 3) включает третий информационный вход 10 узла исправлени  ошибки, первый и второй триггеры 11.1 и 11.2 первый элемент 12 запрета, первый элемент И 13, второй элемент 1 зап- .рета, с второго по п тый элементы И 15 18, элемент ИЛИ-НЕ 19, первый и второй элементы ИЛИ 20.1 и 20.2, первый и второй сигнальные выходы 21.1 и 21.2 узла исправлени  ошибки , первый и третий информационные выходы 22 и 23 узла исправлени  ошиб ки, первый информационный вход 2k узла исправлени  ошибки, второй и четвертый информационные выходы 25 и 26 узла исправлени  ошибки, второй информационный вход 27 узла исправлени  ошибки, причем вход .1 соединен с управл ющими входами элементов 12 и 1А запрета, с первыми входа . ми элементов И 13 и 15, выходы элемента 12 запрета и элементы И 13 соединены с первым и вторым входами элемента ИЛИ 20.1, выход которого соединен с информационным входом триггера 11.1, выход которого соединен с вторыми входами элементов И 15 и 16, ИЛИ-НЕ 19, выходы элемента Ik запрета и элемента И 15 сое-1, динены с первым и вторым входами элемента ИЛИ 20.2, выход которого соединен с информационным входом триггера 11.2, выход которого соеди

0

5

нен с первыми входами элементов И 16 и ИЛИ-НЕ 19, с п тым информационным выходом узла справлени  ошибок , вход 10 которого соединен с вторым входом элемента И 13, вход 6 соединен с синхровходами триггеров 11.1 и 11.2, выход элемента И 16 соединен с первым входом элемента И 17 выход которого  вл етс  выходами 21.2, 23 и 26, выход элемента ИЛИ-НЕ 19 соединен с первым входом элемента И 18, выход которого  вл етс  выходами 21.1, 22 и 25, вход .2 соединен с вторыми входами элементов И 17 и 18, входы 2k и 27 соединены с информационными входами элементов 12 и 1 запрета соответственно.

В 2-символьном коде единица представл етс  как 10, а ноль - как 01. При однократной ошибке в паре 10 или 01 типа перехода 0-1

,или 1-0 возникает запрещенна  комбинаци  00 или 11. 00 свиде-- тельствует об ошибке 1-0, а 11 - об ошибке 0-1. Если при приеме элементарной посылки не принимать однозначное решение О или 1, а привести преобразование уровн  CHI- нала в двоичный код, то далее в реверсивных счетчиках можно осуществить операцию сравнени  двух кодов (уровней ) дл  простых амплитудно-модули- рованных сигналов (дл  других видов посыпок приемлемо использование различных весовых коэффициентов). При сравнении кодов (уровней) элементов искаженных посылок 00 и 11 приход т к решению кака  комбинаци  из разрешенных 01 и 10 наиболее близка к искаженной. На принципе сравнени  путем вычета или сложени  в паре счетчиков последовательности единиц искаженных кодов (уровней) основана работа устройства.

Группа счетчиков 1.1-1.П предназначена дл  занесени  кодов (уровней, весовых коэффициентов) сигналов О или 1 с целью последующего сравнени  (коррекции) их в искаженных парах 11 и 00. Входы 2 (2.11-2.nk) предназначены дл  занесени  в счетчики f.f - t.n кодов сигналов параллельным способом. Узлы 9-1 9-п/2

исправлени  ошибки служат дл  коррекции (исправлени ) сигналов в искаженных парах и последующего последовательного считывани  исправленной кодовой комбинации через выход 7.

0

5

0

5

0

Элемент ИЛИ 8 предусмотрен дл  сигнализации наличи  ошибки в кодовой комбинации.

Если на входе 4.1 - нулевой потенциал , то узлы 9.1-9-П/2 работают в режиме коррекции, в противном случае узлы 9..п/2 работают в режиме сдвига исправленной кодовой комбинации . Вход 4.2 предназначен дл -подачи серии корректирующих импульсов в узлы 9.1-9.П/2 в режиме коррекции. Контрольный выход 5 выдает единичный сигнал при наличии ошибки в кодовой комбинации, вход 6 обеспечивают синхронизацию триггеров 11.1 и 11.2 (фиг, 3). Триггеры 11.1 и 11.2 представл ют собой последовательный регистр сдвига с параллельным занесением информации. Элементы 12 и 14 запрета, элементы И 13 и 15 и элементы ИЛИ 20.1 и 20.2 служат дл  реализации управлени  узлами 9..п/2 посредством входа 4.1. Элементы И 16 и 17 обеспечивают исправление комбинации вида 11, элемент ИЛИ-НЕ 19 и элемент И 18 - исправление комбинации вида 00. Выходы 21.1 и 21.2 предназначены дл  подачи сигналов ошибки на элемент ИЛИ 8, выходы 22, 23, 25 и 26 - дл  подачи сигналов ошибки (коррекции) на входы +1 и -1 счетчиков 1.1-1,п в искаженных парах.

Входы 2k и 27 служат дл  занесени  информации в триггеры 11.1, 11 . 2 в режиме коррекции, они  вл ютс  выходами функций счетчиков 1..п. Если счетчик 1,j находитс  в состо нии , равном или большем прин тому порогу, то на выходной функции - 1,

158

в противном случае - О. Например, пусть счетчик l.j четырехзар дный, подн тый порог - состо ние 8, тогда выходной функции соответствует выход четвертого (старшего) разр да счетчика 1.j„

Устройство (фиг. 1 - 3) работает следующим образом.

От приемного аналого-цифрового преобразовател  посредством входов 2 производитс  запись уровн  (в двоичном коде) каждого из п принимаемых сигналов в соответствующий счетчик 1.j. При этом на выходах счетчиков 1 .1 -1 .п устанавливаютс  потенциалы 1 или О в соответствии с прин тым (установленным) порогом. Если в паре счетчиков устанавливаетс  00,

82356

10

то комбинаци  считаетс  искаженной в соответствии с заданным свойством 2-символьного кода. Производитс  режим коррекции, в которой на входе 4.1 присутствует нулевой потенциал, посредством синхроимпульса, поступающего на вход 6, в триггеры 11.1 и 11.2 записываютс  нулевые потенциалы, при этом на выходе элемента ИЛИ-НЕ 19 единичный потенциал. Подаютс  импульсы с входа 4.2 на второй вход элемента И 18. которые проход т элемент И 18 и поступают на вход элеjr мента ИЛИ 8 дл  сигнализации ошибки и одновременно на выходы 22 и 25, происходит увеличение содержимого пары счетчиков до .по влени  i на выходе одного из них единичного потенциала , при этом импульсы с входа 4.2 синхронизируютс  посредством входа 6; т.е. содержимое триггеров 11.1 и 11.2 после каждого корректирующего импульса с входа 4.2 обновл етс . С по влением на входе одного из счетчиков пары единичного потенциала режим коррекции прекращаетс  и комбинаци  считаетс  исправленной, т.е. приведенной к РИДУ 01 или 1U.

Зо Коррекци  в случае ошибочной комбинации 11 производитс  аналогично через элементы И 16 и 17 и состоит в уменьшении содержимого обоих счетчиков пары до разрешенной комбинации

20

25

5

0

5

0

5

ОТ1 или 10, После режима коррекции, когда на контрольном выходе 5 устанавливаетс  нулевой потенциал, комбинаци  сдвигаетс  в режиме сдвига (на входе 4.1 - единичный потенциал).

Качественный анализ каждой из посылок в приемном аналого-цифровом преобразователе и других приемных устройствах и системах позвол ет верно исправл ть 95% ошибок в парах символьного кода при нормальном распределении при приеме простых ампли- тудно-модулированных сигналов. Остальные 5% ошибок исправл ютс  неверно . Процент неверно исправл емых ошибок может быть значительно снижен ,за счет введени  доверительного ин- тервала между двум  уровн ми CHI- налов в искаженной паре.

При работе устройства может возникнуть ситуаци , когда уровни в искаженной паре равны, в этом случае приемлемы методы контрол  на четность посылок, которые позвол ют, кроме того, уменьшать процент неверного

исправлени  ошибок посредством предлагаемого метода,

Claims (2)

1. Формула изобретени  1„ Устройство дл  исправлени  ошибок в избыточном коде, содержащее группу счетчиков и блок контрол , причем группа информационных входов устройства соединена с установочными входами соответствующих счетчиков группы, выходы которых соединены с соответствующими информационными входами группы блока контрол , информационный выход которого  вл етс  информационным выходом устройства, первый тактовый вход которого соединен с первым тактовым входом блока контрол , контрольный выход устройства соединен с выходом ошибки блока контрол , отличающеес  тем, что, с целью расширени  области применени  путем исправлени  ошибок в 2-символьном коде, вход задани  режима и второй тактовый вход устройства соединены с соответствующими входами блока контрол , выходы первой группы которого соединены с суммирующими входами соответствующих счетчиков группы, вычитающие входы которых соединены с соответствующими выходами второй группы блока контрол .
2. 2. Устройство по п.

   отличающеес  тем, что блок контрол  содержит элемент ИЛИ и группу узлов исправлени  ошибки, причем нечетные информационные входы группы блока контрол  соединены соответственно с первыми информационными входами узлов исправлени  ошибки группы, вторые информационные входы которых соединены соответственно с четными

   информационными входами группы блока контрол , первый и второй сигнальные выходы узлов исправлени  ошибки группы соединены соответственно с входами элемента ИЛИ, вых-од которого  вл етс  выходом ошибки блока контрол , вход задани  режима, первый и второй тактовые входы которого соединены с соответствующими входами узлов исправлени  ошибки группы, первые и

   вторые информационные выходы которых  вл ютс  выходами первой группы блока контрол , третьи и четвертые информационные выходы узлов исправлени  ошибки группы  вл ютс  выходами второй группы блока контрол , п тый информационный выход 1-го Ц. 1 - {п/2 - 1), п - разр дность кода J узла исправлени  ошибки группы соединен с третьим информационкым входом (i+1)-ro узла исправлени  ошибки, п тый информационный выход п/2-го узла исправлени  ошибки  вл етс  информационным выходом блока контрол .

   II ill ill ll

   9.1

   Э.П/2