[go: up one dir, main page]

RU2504900C1 - Analogue multiplexer - Google Patents

Analogue multiplexer Download PDF

Info

Publication number
RU2504900C1
RU2504900C1 RU2012142657/08A RU2012142657A RU2504900C1 RU 2504900 C1 RU2504900 C1 RU 2504900C1 RU 2012142657/08 A RU2012142657/08 A RU 2012142657/08A RU 2012142657 A RU2012142657 A RU 2012142657A RU 2504900 C1 RU2504900 C1 RU 2504900C1
Authority
RU
Russia
Prior art keywords
interval
identifiers
inputs
group
outputs
Prior art date
Application number
RU2012142657/08A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2012142657/08A priority Critical patent/RU2504900C1/en
Application granted granted Critical
Publication of RU2504900C1 publication Critical patent/RU2504900C1/en

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: device has n×N interval identifiers, each having two comparators, an XOR element, a closing switch and an opening switch.
EFFECT: executing an arbitrary k-valued logic function of n arguments - input k-level signals.
2 dwg, 1 tbl

Description

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров и др.The invention relates to automation and multi-valued computing, and can be used to build functional units of multi-valued computers, means of automatic regulation and control, multi-valued processors, etc.

Известны аналоговые мультиплексоры (см., например, патент РФ 2417434, кл. G06G 7/25, 2011 г.), которые содержат интервальный идентификатор и могут реализовать произвольную k-значную логическую функцию ƒ(x), принимающую одинаковые значения для k-1 различных значений ее аргумента х-входного k-уровневого сигнала.Analog multiplexers are known (see, for example, RF patent 2417434, class G06G 7/25, 2011), which contain an interval identifier and can implement an arbitrary k-valued logic function ƒ (x) that takes the same values for k-1 different values of its argument of the x-input k-level signal.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых мультиплексоров, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The reason that impedes the achievement of the technical result indicated below when using well-known analog multiplexers includes limited functionality, due to the fact that the implementation of an arbitrary k-valued logical function that does not depend on n arguments - input k-level signals is not performed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип аналоговый мультиплексор (патент РФ 2117329, кл. G06G 7/25, 1998 г.), который содержит интервальный идентификатор и может реализовать произвольную k-значную логическую функцию ƒ(х), принимающую одинаковые значения для k-1 различных значений ее аргумента х- входного k-уровневого сигнала.The closest device of the same purpose to the claimed invention in terms of features is the analog multiplexer adopted for the prototype (RF patent 2117329, class G06G 7/25, 1998), which contains an interval identifier and can implement an arbitrary k-valued logical function ƒ ( x) taking the same values for k-1 different values of its argument x-input k-level signal.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, due to the fact that the implementation of an arbitrary k-valued logical function that does not depend on n arguments - input k-level signals is not performed.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The technical result of the invention is the expansion of functionality by providing the implementation of an arbitrary k-valued logical function, depending on n arguments - input k-level signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом мультиплексоре, содержащем интервальный идентификатор, который содержит замыкающий и размыкающий ключи, два компаратора и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенный выходом и первым, вторым входами соответственно к управляющему входу замыкающего, размыкающего ключей и выходам первого, второго компараторов, инвертирующие входы которых объединены, особенность заключается в том, что в него дополнительно введены n×N-1(N=kn-kn-1) аналогичных упомянутому интервальных идентификаторов, в каждом из n×N интервальных идентификаторов первый, второй, третий, четвертый, пятый входы и первый, второй выходы соединены соответственно с инвертирующим входом первого компаратора, неинвертирующими входами первого, второго компараторов, входами и выходами замыкающего, размыкающего ключей, все интервальные идентификаторы сгруппированы в N групп так, что i-я (

Figure 00000001
) группа содержит n интервальных идентификаторов, в первой группе пятые входы всех интервальных идентификаторов объединены, в i-й группе первый выход предыдущего интервального идентификатора соединен с четвертым входом последующего интервального идентификатора, объединенные вторые выходы всех интервальных идентификаторов предыдущей группы подключены к объединенным пятым входам всех интервальных идентификаторов последующей группы, а объединенные вторые выходы всех интервальных идентификаторов N-й группы соединены с первым выходом n-го интервального идентификатора i-й группы и выходом аналогового мультиплексора.The specified technical result during the implementation of the invention is achieved by the fact that in the analog multiplexer containing the interval identifier, which contains the closing and disconnecting keys, two comparators and an EXCLUSIVE OR element connected to the output and the first, second inputs, respectively, to the control input of the closing, disconnecting keys and the outputs of the first , of the second comparators, the inverting inputs of which are combined, the peculiarity is that n × N-1 (N = k n -k n-1 ) analogous to the volume of interval identifiers, in each of n × N interval identifiers, the first, second, third, fourth, fifth inputs and the first, second outputs are connected respectively to the inverting input of the first comparator, non-inverting inputs of the first, second comparators, inputs and outputs of the closing, opening keys, all interval identifiers are grouped into N groups so that the ith
Figure 00000001
) the group contains n interval identifiers, in the first group the fifth inputs of all interval identifiers are combined, in the i-th group, the first output of the previous interval identifier is connected to the fourth input of the subsequent interval identifier, the combined second outputs of all interval identifiers of the previous group are connected to the combined fifth inputs of all interval identifiers identifiers of the subsequent group, and the combined second outputs of all interval identifiers of the Nth group are connected to the first output n -th interval identifier of the i-th group and the output of the analog multiplexer.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого аналогового мультиплексора и схема интервального идентификатора, использованного при построении указанного мультиплексора.In Fig.1 and Fig.2 presents respectively a diagram of the proposed analog multiplexer and the circuit interval identifier used in the construction of the specified multiplexer.

Аналоговый мультиплексор содержит интервальные идентификаторы 111, …, 1Nn (N=kn-kn-1). Каждый интервальный идентификатор содержит первый и второй компараторы 21 и 22, подключенные выходами соответственно к первому и второму входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, выход которого соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, подсоединенных выходами соответственно к первому и второму выходам интервального идентификатора, второй, третий, четвертый, пятый и первый входы которого образованы соответственно неинвертирующими входами компараторов 21, 22, входами ключей 41, 42 и объединенными инвертирующими входами компараторов 21, 22. Все интервальные идентификаторы сгруппированы в N групп так, что i-я (

Figure 00000001
) группа содержит идентификаторы 1i1, …, 1in, в i-й группе первый выход предыдущего интервального идентификатора соединен с четвертым входом последующего интервального идентификатора, пятые входы идентификаторов 111, …, 11n объединены, объединенные вторые выходы всех интервальных идентификаторов предыдущей группы подключены к объединенным пятым входам всех интервальных идентификаторов последующей группы, а объединенные вторые выходы идентификаторов 1N1, …, 1Nn соединены с первым выходом идентификатора 1in и выходом аналогового мультиплексора.The analog multiplexer contains the interval identifiers 1 11 , ..., 1 Nn (N = k n -k n-1 ). Each interval identifier contains the first and second comparators 2 1 and 2 2 , connected by outputs to the first and second inputs of an EXCLUSIVE OR 3 element, the output of which is connected to the control input of the closing and opening keys 4 1 and 4 2 , connected by the outputs to the first and second the outputs of the interval identifier, the second, third, fourth, fifth and first inputs of which are formed respectively by the non-inverting inputs of the comparators 2 1 , 2 2 , the key inputs 4 1 , 4 2 and the combined inverting inputs odes of comparators 2 1 , 2 2 . All interval identifiers are grouped into N groups so that the ith (
Figure 00000001
) the group contains identifiers 1 i1 , ..., 1 in , in the i-th group, the first output of the previous interval identifier is connected to the fourth input of the subsequent interval identifier, the fifth inputs of the identifiers 1 11 , ..., 1 1n are combined, the combined second outputs of all the interval identifiers of the previous group connected to the combined fifth inputs of all the interval identifiers of the subsequent group, and the combined second outputs of the identifiers 1 N1 , ..., 1 Nn are connected to the first output of the identifier 1 in and the output of the analog multipl Xora.

Работа предлагаемого аналогового мультиплексора осуществляется следующим образом. На первый и второй, третий входы идентификатора 1ij (

Figure 00000001
,
Figure 00000002
) подаются соответственно k-уровневый сигнал хj, принимающий логические значения 0, …, k-1, и напряжения, представляющие логические значения αij-0,5, αij+0,5 (
Figure 00000003
). На четвертом входе идентификатора 1i1 и пятом входе идентификатора 111 фиксируются напряжения, представляющие соответственно логические значения
Figure 00000004
и
Figure 00000005
реализуемой k-значной логической функции ƒ(x1, …, xn) на i-м и (N+1)-м неповторяющихся наборах логических значений ее аргументов х1, …, хn. При этом число всех возможных неповторяющихся наборов логических значений аргументов реализуемой функции ƒ(x1, …, xn) равно kn,
Figure 00000006
The work of the proposed analog multiplexer is as follows. On the first and second, third inputs of identifier 1ij (
Figure 00000001
,
Figure 00000002
) a k-level signal xjtaking logical values 0, ..., k-1, and voltages representing logical values αij-0.5, αij+0.5 (
Figure 00000003
) At the fourth input of identifier 1i1 and fifth entry of identifier 1eleven fixed voltages, respectively representing logical values
Figure 00000004
 and
Figure 00000005
 realizable k-valued logical function ƒ (xone, ..., xn) on the ith and (N + 1) -th non-repeating sets of logical values of its arguments xone, ..., xn. Moreover, the number of all possible non-repeating sets of logical values of the arguments of the function ƒ (xone, ..., xn) is equal to kn,
Figure 00000006

и

Figure 00000007
- kn-1 одинаковых логических значений функции ƒ(xl, …, xn). Если xjij(xj≠αij), то в идентификаторе 1ij
Figure 00000008
и ключ 41 замкнут (разомкнут), а ключ 42 разомкнут (замкнут). Таким образом, на выходе предлагаемого аналогового мультиплексора получимand
Figure 00000007
- k n-1 identical logical values of the function ƒ (x l , ..., x n ). If x j = α ij (x j ≠ α ij ), then in identifier 1 ij
Figure 00000008
and key 4 1 is closed (open), and key 4 2 is open (closed). Thus, at the output of the proposed analog multiplexer we get

Figure 00000009
Figure 00000009

где · и ∧, ∨, - есть символы, обозначающие алгебраическое умножение и конъюнкцию, дизъюнкцию, инверсию двузначной логики. Согласно (1) настройка мультиплексора (фиг.1) на реализацию произвольной k-значной логической функции ƒ(x1, …, xn) выполняется с помощью напряжений, которые действуют на втором, третьем входах идентификатора 1ij и задают логическое значение αij, а также с помощью напряжений, которые действуют на четвертом, пятом входах соответственно идентификаторов 1i1, 1l1 и задают логические значения реализуемой функции. Например, для настройки мультиплексора (фиг.1) на реализацию трехзначной функции ƒ(x1,x2) (см. таблицу) имеем следующее: α11=1, α12=0, ƒ(1,0)=1; α21=1, α22=1, ƒ(1,1)=0; α31=1, α32=2, ƒ(1,2)=0; α41=2, α42=0, ƒ(2,0)=1; α51=2, α52=1, ƒ(2,1)=2; α61=2, α62=2, ƒ(2,2)=1; α71=0, α72=0, ƒ(0,0)=2.· where and ∧, ∨, - there are symbols that represent the algebraic multiplication, conjunction, disjunction, an inversion of two-valued logic. According to (1), the multiplexer is configured (Fig. 1) to implement an arbitrary k-valued logic function ƒ (x 1 , ..., x n ) using the voltages that act on the second and third inputs of the identifier 1 ij and set the logical value α ij , as well as using the voltages that act on the fourth and fifth inputs, respectively, of the identifiers 1 i1 , 1 l1 and set the logical values of the implemented function. For example, to configure the multiplexer (Fig. 1) to implement the three-valued function ƒ (x 1 , x 2 ) (see table), we have the following: α 11 = 1, α 12 = 0, ƒ (1,0) = 1; α 21 = 1, α 22 = 1, ƒ (1,1) = 0; α 31 = 1, α 32 = 2, ƒ (1,2) = 0; α 41 = 2, α 42 = 0, ƒ (2.0) = 1; α 51 = 2, α 52 = 1, ƒ (2,1) = 2; α 61 = 2, α 62 = 2, ƒ (2,2) = 1; α 71 = 0, α 72 = 0, ƒ (0,0) = 2.

x1 x 1 x2 x 2 ƒ(x1, x2)ƒ (x 1 , x 2 ) x1 x 1 x2 x 2 ƒ(x1, x2)ƒ (x 1 , x 2 ) x1 x 1 х2 x 2 ƒ(x1, x2)ƒ (x 1 , x 2 ) 00 00 22 1one 00 1one 22 00 1one 00 1one 22 1one 1one 00 22 1one 22 00 22 22 1one 22 00 22 22 1one

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый мультиплексор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The above information allows us to conclude that the proposed analog multiplexer has wider functionality compared to the prototype, as it provides the implementation of an arbitrary k-valued logical function that depends on n arguments - input k-level signals.

Claims (1)

Аналоговый мультиплексор, предназначенный для реализации произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов, содержащий интервальный идентификатор, который содержит замыкающий и размыкающий ключи, два компаратора и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенный выходом и первым, вторым входами соответственно к управляющему входу замыкающего, размыкающего ключей и выходам первого, второго компараторов, инвертирующие входы которых объединены, отличающийся тем, что в него дополнительно введены n×N-1(N=kn-kn-1) аналогичных упомянутому интервальных идентификаторов, в каждом из n×N интервальных идентификаторов первый, второй, третий, четвертый, пятый входы и первый, второй выходы соединены соответственно с инвертирующим входом первого компаратора, неинвертирующими входами первого, второго компараторов, входами и выходами замыкающего, размыкающего ключей, все интервальные идентификаторы сгруппированы в N групп так, что i-я (
Figure 00000001
) группа содержит n интервальных идентификаторов, в первой группе пятые входы всех интервальных идентификаторов объединены, в i-й группе первый выход предыдущего интервального идентификатора соединен с четвертым входом последующего интервального идентификатора, объединенные вторые выходы всех интервальных идентификаторов предыдущей группы подключены к объединенным пятым входам всех интервальных идентификаторов последующей группы, а объединенные вторые выходы всех интервальных идентификаторов N-й группы соединены с первым выходом n-го интервального идентификатора i-й группы и выходом аналогового мультиплексора.
An analog multiplexer designed to implement an arbitrary k-valued logic function, depending on n arguments - input k-level signals, containing an interval identifier that contains locking and disconnecting keys, two comparators and an EXCLUSIVE OR element connected by an output and first, second inputs, respectively to the control input of the closing, disconnecting keys and the outputs of the first, second comparators, the inverting inputs of which are combined, characterized in that n × N-1 (N = k n -k n-1 ) similar to the above-mentioned interval identifiers, in each of the n × N interval identifiers the first, second, third, fourth, fifth inputs and the first, second outputs are connected respectively to the inverting input of the first comparator, non-inverting inputs of the first, second comparators, inputs and outputs of the closing, opening keys, all interval identifiers are grouped into N groups so that the ith
Figure 00000001
) the group contains n interval identifiers, in the first group the fifth inputs of all interval identifiers are combined, in the i-th group, the first output of the previous interval identifier is connected to the fourth input of the subsequent interval identifier, the combined second outputs of all interval identifiers of the previous group are connected to the combined fifth inputs of all interval identifiers identifiers of the subsequent group, and the combined second outputs of all interval identifiers of the Nth group are connected to the first output n -th interval identifier of the i-th group and the output of the analog multiplexer.
RU2012142657/08A 2012-10-05 2012-10-05 Analogue multiplexer RU2504900C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012142657/08A RU2504900C1 (en) 2012-10-05 2012-10-05 Analogue multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012142657/08A RU2504900C1 (en) 2012-10-05 2012-10-05 Analogue multiplexer

Publications (1)

Publication Number Publication Date
RU2504900C1 true RU2504900C1 (en) 2014-01-20

Family

ID=49948095

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012142657/08A RU2504900C1 (en) 2012-10-05 2012-10-05 Analogue multiplexer

Country Status (1)

Country Link
RU (1) RU2504900C1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176938A1 (en) * 1984-09-28 1986-04-09 Siemens Aktiengesellschaft Circuit for generating logic functions using multiplexers
SU1478233A1 (en) * 1987-06-08 1989-05-07 Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср Analog modulator-demodulator
RU2117329C1 (en) * 1996-04-02 1998-08-10 Ульяновский государственный технический университет Relational identifier
US6362648B1 (en) * 1997-02-26 2002-03-26 Xilinx, Inc. Multiplexer for implementing logic functions in a programmable logic device
US20090267679A1 (en) * 2008-04-25 2009-10-29 Nec Electronics Corporation Analog multiplexer and its select signal generating method
RU2417434C1 (en) * 2009-10-05 2011-04-27 Закрытое акционерное общество "ИВЛА-ОПТ" Interval identifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176938A1 (en) * 1984-09-28 1986-04-09 Siemens Aktiengesellschaft Circuit for generating logic functions using multiplexers
SU1478233A1 (en) * 1987-06-08 1989-05-07 Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср Analog modulator-demodulator
RU2117329C1 (en) * 1996-04-02 1998-08-10 Ульяновский государственный технический университет Relational identifier
US6362648B1 (en) * 1997-02-26 2002-03-26 Xilinx, Inc. Multiplexer for implementing logic functions in a programmable logic device
US20090267679A1 (en) * 2008-04-25 2009-10-29 Nec Electronics Corporation Analog multiplexer and its select signal generating method
RU2417434C1 (en) * 2009-10-05 2011-04-27 Закрытое акционерное общество "ИВЛА-ОПТ" Interval identifier

Similar Documents

Publication Publication Date Title
RU2533079C1 (en) Majority module
RU2619197C1 (en) Majority element "4 and more of 7"
Yanko et al. Algorithms of data processing in the residual classes system
RU2517295C1 (en) Pulse selector
RU2504900C1 (en) Analogue multiplexer
RU2542916C1 (en) Pulse selector
RU2629451C1 (en) Logic converter
RU2710866C1 (en) Rank filter
RU2543307C2 (en) Rank filter
Liu et al. Central limit theorems for ergodic continuous-time Markov chains with applications to single birth processes
RU2420789C1 (en) Device for comparing binary numbers
RU2621280C1 (en) Binary number comparator
RU2446462C1 (en) Analogue processor
RU2676886C1 (en) Ranked filter
RU2629452C1 (en) Logic converter
RU2714216C1 (en) Threshold module
RU2620199C1 (en) Rank filter
RU2702968C1 (en) Rank filter
Cai Properties of convergence for a class of generalized q-Gamma operators
RU2606311C2 (en) Selector of binary numbers
RU2676422C1 (en) Analog processor
RU2504825C1 (en) Device for comparing binary numbers
RU2365975C1 (en) Binary number selector
RU2630391C1 (en) Logic calculator
RU2497181C1 (en) Logic module

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20141006