RU2504900C1 - Analogue multiplexer - Google Patents
Analogue multiplexer Download PDFInfo
- Publication number
- RU2504900C1 RU2504900C1 RU2012142657/08A RU2012142657A RU2504900C1 RU 2504900 C1 RU2504900 C1 RU 2504900C1 RU 2012142657/08 A RU2012142657/08 A RU 2012142657/08A RU 2012142657 A RU2012142657 A RU 2012142657A RU 2504900 C1 RU2504900 C1 RU 2504900C1
- Authority
- RU
- Russia
- Prior art keywords
- interval
- identifiers
- inputs
- group
- outputs
- Prior art date
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров и др.The invention relates to automation and multi-valued computing, and can be used to build functional units of multi-valued computers, means of automatic regulation and control, multi-valued processors, etc.
Известны аналоговые мультиплексоры (см., например, патент РФ 2417434, кл. G06G 7/25, 2011 г.), которые содержат интервальный идентификатор и могут реализовать произвольную k-значную логическую функцию ƒ(x), принимающую одинаковые значения для k-1 различных значений ее аргумента х-входного k-уровневого сигнала.Analog multiplexers are known (see, for example, RF patent 2417434, class G06G 7/25, 2011), which contain an interval identifier and can implement an arbitrary k-valued logic function ƒ (x) that takes the same values for k-1 different values of its argument of the x-input k-level signal.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых мультиплексоров, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The reason that impedes the achievement of the technical result indicated below when using well-known analog multiplexers includes limited functionality, due to the fact that the implementation of an arbitrary k-valued logical function that does not depend on n arguments - input k-level signals is not performed.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип аналоговый мультиплексор (патент РФ 2117329, кл. G06G 7/25, 1998 г.), который содержит интервальный идентификатор и может реализовать произвольную k-значную логическую функцию ƒ(х), принимающую одинаковые значения для k-1 различных значений ее аргумента х- входного k-уровневого сигнала.The closest device of the same purpose to the claimed invention in terms of features is the analog multiplexer adopted for the prototype (RF patent 2117329, class G06G 7/25, 1998), which contains an interval identifier and can implement an arbitrary k-valued logical function ƒ ( x) taking the same values for k-1 different values of its argument x-input k-level signal.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, due to the fact that the implementation of an arbitrary k-valued logical function that does not depend on n arguments - input k-level signals is not performed.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The technical result of the invention is the expansion of functionality by providing the implementation of an arbitrary k-valued logical function, depending on n arguments - input k-level signals.
Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом мультиплексоре, содержащем интервальный идентификатор, который содержит замыкающий и размыкающий ключи, два компаратора и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенный выходом и первым, вторым входами соответственно к управляющему входу замыкающего, размыкающего ключей и выходам первого, второго компараторов, инвертирующие входы которых объединены, особенность заключается в том, что в него дополнительно введены n×N-1(N=kn-kn-1) аналогичных упомянутому интервальных идентификаторов, в каждом из n×N интервальных идентификаторов первый, второй, третий, четвертый, пятый входы и первый, второй выходы соединены соответственно с инвертирующим входом первого компаратора, неинвертирующими входами первого, второго компараторов, входами и выходами замыкающего, размыкающего ключей, все интервальные идентификаторы сгруппированы в N групп так, что i-я (
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого аналогового мультиплексора и схема интервального идентификатора, использованного при построении указанного мультиплексора.In Fig.1 and Fig.2 presents respectively a diagram of the proposed analog multiplexer and the circuit interval identifier used in the construction of the specified multiplexer.
Аналоговый мультиплексор содержит интервальные идентификаторы 111, …, 1Nn (N=kn-kn-1). Каждый интервальный идентификатор содержит первый и второй компараторы 21 и 22, подключенные выходами соответственно к первому и второму входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, выход которого соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, подсоединенных выходами соответственно к первому и второму выходам интервального идентификатора, второй, третий, четвертый, пятый и первый входы которого образованы соответственно неинвертирующими входами компараторов 21, 22, входами ключей 41, 42 и объединенными инвертирующими входами компараторов 21, 22. Все интервальные идентификаторы сгруппированы в N групп так, что i-я (
Работа предлагаемого аналогового мультиплексора осуществляется следующим образом. На первый и второй, третий входы идентификатора 1ij (
и
где · и ∧, ∨, - есть символы, обозначающие алгебраическое умножение и конъюнкцию, дизъюнкцию, инверсию двузначной логики. Согласно (1) настройка мультиплексора (фиг.1) на реализацию произвольной k-значной логической функции ƒ(x1, …, xn) выполняется с помощью напряжений, которые действуют на втором, третьем входах идентификатора 1ij и задают логическое значение αij, а также с помощью напряжений, которые действуют на четвертом, пятом входах соответственно идентификаторов 1i1, 1l1 и задают логические значения реализуемой функции. Например, для настройки мультиплексора (фиг.1) на реализацию трехзначной функции ƒ(x1,x2) (см. таблицу) имеем следующее: α11=1, α12=0, ƒ(1,0)=1; α21=1, α22=1, ƒ(1,1)=0; α31=1, α32=2, ƒ(1,2)=0; α41=2, α42=0, ƒ(2,0)=1; α51=2, α52=1, ƒ(2,1)=2; α61=2, α62=2, ƒ(2,2)=1; α71=0, α72=0, ƒ(0,0)=2.· where and ∧, ∨, - there are symbols that represent the algebraic multiplication, conjunction, disjunction, an inversion of two-valued logic. According to (1), the multiplexer is configured (Fig. 1) to implement an arbitrary k-valued logic function ƒ (x 1 , ..., x n ) using the voltages that act on the second and third inputs of the identifier 1 ij and set the logical value α ij , as well as using the voltages that act on the fourth and fifth inputs, respectively, of the identifiers 1 i1 , 1 l1 and set the logical values of the implemented function. For example, to configure the multiplexer (Fig. 1) to implement the three-valued function ƒ (x 1 , x 2 ) (see table), we have the following: α 11 = 1, α 12 = 0, ƒ (1,0) = 1; α 21 = 1, α 22 = 1, ƒ (1,1) = 0; α 31 = 1, α 32 = 2, ƒ (1,2) = 0; α 41 = 2, α 42 = 0, ƒ (2.0) = 1; α 51 = 2, α 52 = 1, ƒ (2,1) = 2; α 61 = 2, α 62 = 2, ƒ (2,2) = 1; α 71 = 0, α 72 = 0, ƒ (0,0) = 2.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый мультиплексор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.The above information allows us to conclude that the proposed analog multiplexer has wider functionality compared to the prototype, as it provides the implementation of an arbitrary k-valued logical function that depends on n arguments - input k-level signals.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012142657/08A RU2504900C1 (en) | 2012-10-05 | 2012-10-05 | Analogue multiplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012142657/08A RU2504900C1 (en) | 2012-10-05 | 2012-10-05 | Analogue multiplexer |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2504900C1 true RU2504900C1 (en) | 2014-01-20 |
Family
ID=49948095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012142657/08A RU2504900C1 (en) | 2012-10-05 | 2012-10-05 | Analogue multiplexer |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2504900C1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0176938A1 (en) * | 1984-09-28 | 1986-04-09 | Siemens Aktiengesellschaft | Circuit for generating logic functions using multiplexers |
SU1478233A1 (en) * | 1987-06-08 | 1989-05-07 | Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср | Analog modulator-demodulator |
RU2117329C1 (en) * | 1996-04-02 | 1998-08-10 | Ульяновский государственный технический университет | Relational identifier |
US6362648B1 (en) * | 1997-02-26 | 2002-03-26 | Xilinx, Inc. | Multiplexer for implementing logic functions in a programmable logic device |
US20090267679A1 (en) * | 2008-04-25 | 2009-10-29 | Nec Electronics Corporation | Analog multiplexer and its select signal generating method |
RU2417434C1 (en) * | 2009-10-05 | 2011-04-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Interval identifier |
-
2012
- 2012-10-05 RU RU2012142657/08A patent/RU2504900C1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0176938A1 (en) * | 1984-09-28 | 1986-04-09 | Siemens Aktiengesellschaft | Circuit for generating logic functions using multiplexers |
SU1478233A1 (en) * | 1987-06-08 | 1989-05-07 | Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср | Analog modulator-demodulator |
RU2117329C1 (en) * | 1996-04-02 | 1998-08-10 | Ульяновский государственный технический университет | Relational identifier |
US6362648B1 (en) * | 1997-02-26 | 2002-03-26 | Xilinx, Inc. | Multiplexer for implementing logic functions in a programmable logic device |
US20090267679A1 (en) * | 2008-04-25 | 2009-10-29 | Nec Electronics Corporation | Analog multiplexer and its select signal generating method |
RU2417434C1 (en) * | 2009-10-05 | 2011-04-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Interval identifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2533079C1 (en) | Majority module | |
RU2619197C1 (en) | Majority element "4 and more of 7" | |
Yanko et al. | Algorithms of data processing in the residual classes system | |
RU2517295C1 (en) | Pulse selector | |
RU2504900C1 (en) | Analogue multiplexer | |
RU2542916C1 (en) | Pulse selector | |
RU2629451C1 (en) | Logic converter | |
RU2710866C1 (en) | Rank filter | |
RU2543307C2 (en) | Rank filter | |
Liu et al. | Central limit theorems for ergodic continuous-time Markov chains with applications to single birth processes | |
RU2420789C1 (en) | Device for comparing binary numbers | |
RU2621280C1 (en) | Binary number comparator | |
RU2446462C1 (en) | Analogue processor | |
RU2676886C1 (en) | Ranked filter | |
RU2629452C1 (en) | Logic converter | |
RU2714216C1 (en) | Threshold module | |
RU2620199C1 (en) | Rank filter | |
RU2702968C1 (en) | Rank filter | |
Cai | Properties of convergence for a class of generalized q-Gamma operators | |
RU2606311C2 (en) | Selector of binary numbers | |
RU2676422C1 (en) | Analog processor | |
RU2504825C1 (en) | Device for comparing binary numbers | |
RU2365975C1 (en) | Binary number selector | |
RU2630391C1 (en) | Logic calculator | |
RU2497181C1 (en) | Logic module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20141006 |