PT94404B - Comparador com circuitos incluindo transistores de efeito de campo - Google Patents

Description

tsts invento refere-se ao conjunto de circuitos eompsradores como, por exemplo, uss comparador de analógico para digital.

Tecnologia de circuitos digitais tem sido desenvolvida até cc perto sg que é prático começar a implementar o processamento do sinais digitais nos aparelhos electrónicos ds consumo. Por •coopio, os fabricantes estão a começar a introduair receptores de televisão e gravadores de cassetes video que incorporam electrórica digital para acrescentar aos receptores cscaetcristícas especiais tais como imagem parada ou imagem c í-rgoc- d fis- de efectuar o processamento digitai s primeiro necessário converter o sinal radiodifundido para foríssato digital, a - ’ - rsalitada por um conversor* de analógico pars ; j--:O ^apci _ ôo arocessamento de sinais digitais de televisão é icecjiccl amostrar o sinal de televisão num regime de quatrc « *r t>Ysqusneia subportadora de cor (cerca de 14, P2 MHz), e uorvsrtsr o sinal para o formato ds código de icçvlso scdulaco (PCtq ,;ο=ϊι resolução de 8 bit. Existem ADC bipolares que opsrso satisfatcriaísiente nestes regimes e resolução; contudo, a tecnologia preferida para executar o processamento digital pr-cdutcs electrónicos é a tecnologia de transístor de efeito campo (TET) de semicondutor de óxido metálico (MOS). A ratão é pua a tecnologia MOSFET permite a compaçtação dos dispositivos c^o baixa dissipação de potência.

X-~

APC de 8 bit e 5Λ MHí da arte anterior implementados na tecnologia de MOS estão correntemente disponíveis; contudo os randimantos ds produção de tais dispositivos são relativamente oequenos, Um exemplo de um MOS ADC típico é descrito na patente dos Estados Unidos 4 691 189, que é aqui inccrporada por

Numerosas variantes dssts tipo de tri pr a jactados para aumentar quer a sua velocidade de operação· quer c sua linearidade ds conversão, Contudo, sstss projsetcs não

-Ύ·;~^:*cionaa aparelhos çcm desempenhos/rendimertcs satisfatórios cara orccessamenío ds sinais em regime video. Nos ADC dc tico (2>g,ggs-ite dos Estados Unidos 4 691 189 o dessírcs-rbo

-3~Ί : 35 <35

â o^ejudicado sm benefício do rendi men to , para que os 'ceneistores . sejam fabricados coa dimensões extremamente paqueras, para aumentar a compactarão e por meio disso o ^ardiasnto, Contudo, coao os dispositivos de transístor sao tornados menores, as capacitâncias de dispersão tornam-se de modo crtscanfs, mais significativas, capacitâncias de dispersão are afsafam sdversaments o desempenho do circuito. Ais® do mais, as rapacitâncias de dispersão nos circuitos MOS tendem a ser não lineares em relação ao potencial aplicado e por essa razão não são coapfetamente previsíveis.

Os circuitos comparadores descritos na patente dos Estados daidos ã A9i 1Q9, uma parte dã qual está representada na ti^ura 1. utiliza dois andares II, 12 amplificadores inversorss, cs •ruais estão acoplados capacitívamente (C2) em cascata, s cada um das quais inclui circuitos de comutação (T©í„ TG2) para levarem automaticamente, ou de passagem automática, a zshv durante uma piit3 da cada período de amostragem.- Está assoeiada/eapaeitância de acoplamento G2 entre andares, uma c-apacitancia ds dispersão, z^trs uca das suas placas e o substrato do circuito, cuja cacaoitância de dispersão ê da mesma ordem de grandeza que a da própria capacitância de acoplamento, Esta caoacitância de dispersão atrasará o tempo de resposta na saída do primeiro acclificador inversor e por meio disso atrasa o tempo de resposta . ‘ z ccccar ador do project© do comparador da patente dos Estados Unidos

691 169, os amplificadorss invsrsorss II, 12 são projsetados cc® ee^t complementares, tende uma ligação de porta comum e os θ seus circuito de condução/escoamento de fonte estão acoplados ec série entre potenciais d® alimentação. Os comutadores ds passagem automática a zero estão dispostos para ligar os terminais ds saída dos amplificadores invsrsorss aos seus respectivo® isrqdrais de entrada, imediatamente antes de cada intervalo de a-ÃC-stragem de sinal. Esta forma ds Isvsr automaticamente a zero forna os amplificadorss inversores sensíveis a alterações muito paquanas do potencial de entrada (uma característica desejável :a;’s este tipo de comparador),

-4 ... -ι -.- ρρρ 25,548

:'s;*2 todos os comparador ss no ADC, e pcds haver 25 í cvrpera cores num ADC rápido de 8 bit, pelo menos, todos os seg.;rdos amplificadores inversores 12 apresentarão uma tensão de taIda satirada s® cada período de aowsírags® _ requerendo uva alteração ds potencial significativa durante a passagse automática a zero. Será reconhecido que & velocidade á qual os tof3iâioádorss inversores podem ser levados âutceaticamsrts o áe^v‘-a_:, é abaetada adversamente pelo condensador de dispersão no oit-cuifo, por exemplo as capacitâncias de dispersão entre Cl e C2 e o substrato, © as capacitâncias de dispersão entre os circuitos ds comutação de passagem automática a zero (721, Tê2) e o •·· O -·’· ··· .-> tc _

COéK presente invento é um circuite? comparador incluindo pOimeico © segundo amplificadores de fonte comum acoplados; directamente em cascata. Cada um dos amplificadores de fonte comum inclui os respectivos circuitos ds passagem automática a e -o sinal de entrada é acoplado a um terminal ds entrada co prioeiro amplificador ds fonte comum, por intermédio ds uo sa.dor . Os circuitos de passagem automática a cer o, :;ssooiad?s ao segundo amplificador (ds saída) estão efeetivaoe^to .srladc' do terminal de entrada do dito amplificador ds saída..

figura 1 é um diagrasa esquemático ds um Circuit» dc-r da arfe anterior.

f 'igara 2 é um diagrama esquemático dos circuitos de cosoãrador concretizando o presente invento, · ^ígura 3 rsprasenta formas ds onda ds sincroni zação úteis para descrever a operação dos circuitos da figura 2..

r ^igura 4 representa os circuitos exsmplificativos para varares os sinais ds relógio representados na figura 3.

”eferindc-se os circuitos da arte anterior da figura 1, será feita ura breve descrição da sua operação, Durante uma primeiro·, vetada fe cada período de amostragem, os circuitos ds cooutacão Tpi ·5 το© curto-circuitam respectivamente as ligações de entrada e saída dos amplificadores invsrsorss II e 12. Isto estabelece o

•otencial ds entrada de cada amplificador intermédio entre a © 'sfe inSedca ds operação, fcstes potenciais são armazenados ? kO · A;

•©spsctivas placas dos condensadores Cl e C2. fio ses®o te® ;s circuitos de comutação 781 s T82 são curto-circuitados, /ircidCo ds comutação T8R é também eurto-eircuitado, acoplando ® >ctercial ds referência à placa de entrada do condensador Cl, 7; rircviic© ds comutação TQÍ, 782 e TSR são então simultanesmsnt: jdertcs- fi3?plif icadores TI e 12 têm ganho significativo e sã; ?gcra polarizados num ponto instável ds operaçãoC circuito de comutação T83 s então evrto-ei^!'cui taci jooplan^o o potencial de entrada à placa do condensador Ci. 3e otec^iai de entrada é muito ligsiraments maior (menor) do pus ·: ••otencial de referência, o potencial de saída do amplificado víve^sçc 12 será conduzido, substancialmente, ao seu nível d; saturação de saída positiva (negativa), © depois disso armazenadas circuitos de trinco, durante um período de amostragem. Par;

.az descrição da operação destes circuitos mais detalhada vsr ••afeote dos Estados Unidos 4 691 189.

Referindo agora os circuitos da figura 2 os quais operam d;

•-:odo semelhante aos circuitos da figura i, sas estão con^-b;

'ara uv desempenho de operação mais rápido. Ma figura 2 e!~ ' o;

22, 26, 28, 30 s 32 são circuitos ds comutação © podem s® •salirados com portas de transmissão com .-cmpl sovar tares, tais como os circuitos de comutação 781 © 78 ⁵irara 1.

trans is tor®

H --.5 dnal de entrada a ssr comparado é acoplado por intercedi terminal 10 a um circuito ds comutação 12. ϋ sinal

-êrc ;ο·ΐ o qual o sinal de entrada ó para ssr comparado.

por intermédio de um terminal 2G a ua circuito d; ; 22. Circuitos d© comutação 12 s 22 são substancialosnor sinais cte «relógio anti-fas© P2 e Pí£, par;

os sinais ds entrada s de referârcis mineira placa de um condensador de entrada 24. !’aa segure; do condensador 24 é acoplada ao slsctrodo de porta de ® istor de tipo p, Pló polarizado como

Uííi a:·:

,1 if icadcr

-^cont3 Aí, Um transístor do tipo n- M13, polarizado ccoc uca l^;o;vts de cor rente constante, te® o seu eléctrodo ds drsnace® accpiadc ao elétrodo de drenagem do transístor PÍ3 a o®a ícpedância de carga para o amplificador, A interligação dos ^Jr~ansiStores N13 e P13 ê a ligação ds saída do amplificador ds fonte comum, Um circuito ds comutação 26 está acoplado entre as ligações de entrada e ds saída do amplificador de fonte eo®u®r G circuito de comutação 26 é condicionado por um sinal ds sincronização PI de passagem automática a zs^o dc andar dc rrpliícadcr, substancialments coincidente co® o circuito de comutação 22, acoplando o sinal de referência ao condensado^* 2r . de* a figura 3 para a sincronização relativa dos sinais ds el no⁷™ o rd zação PI. P2 e P1D,

G potencial ds polarização para o transístor tipo η, ΝΊ3 ·> -^c-r-necid© por u® transístor tipo ρ, P23, e um transístor tipo n, U?3, tendo os seus respectivas circuitos principais ds condução 1 içados 3«5 série, entre os potenciais de alimentação 'oansistor d23 ê acoplado corao transístor mestre de u:z arçô if icador ds espelho de corrente cond/íransisto’'· N13 acoplado como transístor escravo. 0 eléctrodo de controlo do transístor P23 é polarizado a um potencial que é intermédio entre os poteneiais de alimentação. A razão d® trsnscondutâncias P23/H23 dos transístores P23, M23, é igual à razão de transcondutâncias °13/N13 dos transístores P13 e W13.

A ligação ds saída do amplificador Al é ligada ao eléctrodo 3? controlo de um transístor adicional tipo η, H33 ligado coao u® ccplificador de fonte comum &2, 0 circuito ds carga, para o transístor M33 está equipado coa um transístor tipo ρ, P33, fendo η ssc r-írcuifo ds condução ds drenagem/fonte acoplado em série ao -cívcuito de condução de drenagem/fonts do transístor k?33 enf^e os •ofcooísis de alimentação Vnn δ s massa, A interligação dc P33 s M33 forma uma ligação dc saída do ampliicadcr ç?

ç clãctrõdo de controlo do transístor P33 é ligado ã ligação de saída do amplificador A2 pelo circuito de comutação 2S. 0 ”ΐ -j_35 ~7~ circuito de comutação é controlado pelo sinal de relógio 1 D. Aurants os intervalos em que o circuito de comutação 26 acopla as ligações de entrada s saída do amplificador Aí para cassar cofoect icamente a zero o amplificador fil, o circuito ds comutação 28 acopla a ligação de saída do amplificador A2 ao eléctrodo de transístor P33 a fim ds passar automaticamente a zero a:

t cador A2, lt rondensador 29 está acoplado errtí' e o eléctrodo contvio do transístor P33 © um ponto de potencial fixo, por rvcoplo. o potencial de alimentação VpD ou o potencial da massa. 8 condensador 29 pode ser projectado dentro do circuito ou pode consistir de capacitância ds dispersão. O condensador 29 é incorporado pa^:~a armazenar o potencial de polarização ds passagem automática a zero, e aplica o mesmo ao sléetrodo ds controlo do transístor 933 quando o circuito de comutação 28 é aberto.

Os elementos de circuito 30. 32, 33 s 34 acoplados ã ligação ds saída do amplificador A2 formam um circuito ds trinco convencional para armazenar os resultados de cada coaoaração cara. velo menos, metade do período ds amostragem subsequente.

dcvinaissnts os circuitos ds comutação 26 © 23 podem ser controlados pelos mesmos sinais de relógio. Muma concretização preferida contudo, o circuito de comutação 28 manter-se-á fechado o-.’ curto-eíreuitado por um período curto depois do circuito de 'utacãí ter sido aberto. A razão © como ss segue. Considerando que os condensadores 24 © 29 têm o sssao calor d capacitância, s que os transístores P13 s í-33 são complementares aos transístores N13 s N33. Sob este conjunto d© circunstâncias os transístores P13, P33 e W33 apresentarão uma dimensão ds ganho semelhante. Considerando também que os circuitos ds comutação 26

CR a®,· construção similar, Os circuitos de comutação 26 devido às capacitâncias de dispersão inerentes entre os ssts sléctrodos de controlo e os seus respectivos terminais de entrada/saída, acoplarão uma parte dos transientes do sinal de relócio acs sléctrodos de controlo dos transístores P13 © P33, r«r 1' t;

os circuitos de comutacão forem abertos no tércrinc d:

'•çe rg-:

-8~ ·--, ί -/ ιο ds passagem automática a zsro. Assumindo qus o ganho dccador Aí é -A”, qus o ganho do amplificador A2 relativo -cos sinais aplicados ao transístor P33 é *’-A. Assuaindo taXoss o;.'õ os o?,·cultos de cofflutacão 26 e 28 acoplam simulteaiéáments ue encial Δ V aos sléctrodos de controlo dos transístores 3Í3 ”33 detido aos transientes ds sincronização, 0 ectsncial Δν caiará una alteração nos potenciais de salda ds passagem zero dos avplíficadores Aí e A2 igual a -A Δν e Δ’/·β(Μ)~ Δ’7Α-, -.-spa^ttçatents. Uma das implicações desta altsração ds potencial é que, pelo ssnos_; o potencial ds saída₅ oscila na direcção oposta, dsvido ao sinal de comparação, a saída no amplifleador “2 de-ís passar através de uma passagem de potencial acrescentada de Δ''ο2 voltSj atrasando, por meio disso, o tempo de rsspc-sta do íirçrit, Uma segunda ramificação é uma redução na sensibilldade.

dltsrnatiyaffiente, ss o circuito de co^utaçzão 28 é mantido ligado quando o circuito de comutação 26 é desligado., o sa<-I lfieador A2 será passado automaticamente a zero apesar ds ura alteração no potencial ds passagem automática a zero do orplificcdor Aí, Além do mais,quando o circuito de comutação 28 s tçcrto, uma alteração ds apenas ocorrsrá no potencial de saída de passagem automática a zero do amplificador A2, deste aodo de operação o tempo de resposta do sistema e a sensibilidade -=?·.:· afectados adversament© num grau signíficativamente menor.

enteada para o amplificador A2 é acoplada ee directo ? vantagem ií do amplificador Aí, o qu© proporciona. duas ecgn:dçí.eativas sobre o acoplamento espaeitivo do circuito da arte cntaric” da figura 1, Primeiro, a capacitância ds dispersão pa?'a cessa {isto é, substrato) na ligação ds saída do rcplif iecdo?* tç. é reduzida, aumentando por meio disso o tempo ds resposta dos circuitos. Secundarlamente, o electrodo de controlo do transistor 333 (c transístores N21 e P21 da figura 1) apresenta uma carça oapacitiva, C, â sai da do amplificador Al (Ii), Se o araplif icadzrAí estiver acoplado capacitivamente (por uma eapaeitâneia C_c) cc transístor N13, ocorrerá uma divisão do potencial ds saída tçç; _ do. amplificador Aí, 0 potencial aplicado ao transístor Μ2.3 ssrá reduzido a Vpq C_c/tC_ctC)... redução qus tenderá a auesntar indessça-

-9vslsgríts, o tempo de resposta e reduzir a sensibilidade nirecilo, dasts modo, a eliminação do condensador de acoplamení entra os andares do amplificador proporciona s i g η i f í c a t i v ss.

?anf sgens doa vantagem adicional do presente invento, reside no posicionamento do circuito de comutação 28 ds passagem autosáfica a zero„ dotar qu© no circuito da arte anterior, durante o intervalo ds passagem automática a zero, a saída do amplif ieades* 12 está acoplada ã entrada do amplificador II, por intsresdio ds ciro?d,tos ds comutação TG1, TQ2 © o condensador C2, Esta ligação· tsnds a proporcionar retorno regenerativo em torno dos dois anplitioadorss, atrasando o tempo de resposta da passagoo autová^ica a zero do sistema da arte anterior. Na concretização da figura 2, o retorno regenerativo é evitado porque cí^:*cuitc· ê fornecido entre a ligação de entrada do amplificado·* Al s a ligação de saída do amplificador A2»

Nos circuitos da figura 2 pedem ser feitas inúmeras pltsrsçõss. Por exemplo, a saída do amplificador Al pode ssr acoplada ao eléctrodo ds controlo do transístor P3 s o circuito de cõ-nutação 28 acoplado entre a saída do amplificador A2 e c sléof-odo de controlo do N33, Al ter nativamente, a entrada ao amplificador Ai pode ser acoplada ao transístor N13, operando o transístor P13 como uma fonte ds corrente do dispositivo ds ca^fca. Considerando-se também um grande número de circuitos cõcparadcres do tipo da figura 2, acoplados a uv terminal de srfrada ccauv, como num ADC intermitente, Neste caso cada u:ia des ligaçdes de entrada 20 será acoplada a usi»a voltagem ds referência diferente, aumentando de modo ascendente, dentro de uma geva c partir dt potencial da massa até ao potencial ds alimentação ”esjiiívb-sá que & média ou valor em corrente continua do sinal aplicado ao terminal coííílís de entrada s metade da. voltag-ec da al isísntaeão. Neste caso é desejável adaptar todos os circuites u ouparedv* acoplados a potenciais de referência eaicrss do quedo potencial ds alimentação tal coco mostrado na ^ievre 2ç es circuitos ds comparador acoplados a potenciais de •cia menores do que metade do potencial de alimentação, · -3 CCcpp SS.Sèg

odsptados, complsmentarmente, aos circuitos da figura 2, ou vice-versa. (Por complementarmsrst© entende-se que as entradas dc rcplicicador Aí s fi2 estão acopladas aos eléctrodos d© controlo dos transístores 5113 e P33, respectivamente, stc„).

d concretização também adicional - o primeiro amplificador

L, nos circuitos na figura 2, pode ser substituído per npiifJeador inversor tal como o amplificador i' representado o eléctrcdo i'SsS í3 COOCrS Ci £'3022 ortroio ou ds porta do transístor N33 está acoplado directaoerfo - inf-sc ligação dos transístores Pll s dll. e cs iransistcraa P23 võf jgs $11 rd nados.

v?v ^:igura 1.

mestra a temporização preterida dos iirccs rslõgic

â.içados para controlarem os circuitos

Ovaejavs~vente sinais de relógio PI e P2 sãc sobrspc-sição anti-fase.

de coairios. sinais de nãc t-.çura representa circuitos execplif icativcs oerareo os sinais ds relógio mostrados na figura 3. Os peritos :o :s de orojsctar circuitos compreenderão rapidamente a destes circuitos e por essa razão eles cão se.-ão descritos s-ís dstaihc,, fasta dizer qus o sinal retardado P1D é produridc gcrando-ss uma versão retardada do sinal PI. Wa figura d este ratardaesnto é realizado por intermédio do retardamento inerente --‘os circuitos de porta ligados em série (por exemplo, 4 circuitos ' r/srso^es1.

Claims (3)

1. REÃVIWDICACBES ϊ - Cojwparador ccoprsendendo:

   ú-riveiro e segundo terminais de entrada de sinal para a aplicação ds ur potencial de sinal e um potencial de referência respectivamente;

   us condensado^ tendo primeiro e segundo terminais;

   primeiros meios de comutador para acoplares alternadamente os ditos primeiro e segundo terminais de entrada d® sinal ao teroinal do dito condensador’ uo p-imeiro amplificador inversor tendo α terminal de entrada acoplado ao segundo terminal do dito condensador e tsndc uo terminal de saída;

   segundos meios ds comutador para acoplarem s desaeoplarse alternadamente os terminais de entrada e saída do dito primeiro aopP f içado-- invsrsor; caracterizado por compreender:

   uo segundo amplificador inversor, tendo um fsrmiral de vutrada acoplado directamente ao terminal ds saúda do prioeiro amplificador inversor e tendo um terminal ds saída; e meios para levarem selectiva e automaticamente a z&rc o dito segundo scolificador inversor, sendo os ditos meios para levara® vtooaticamente a raro, exclusivos de qualquer ligação ?c terminal ds entrada do dito segundo amplificador iversor=
2. 2 -- Cc-mparador de acordo ccm a reivindicação 1, caracterica— -''ç. por, além disso, o dito segundo amplificador inverso;- corpnserde·'*:

   vg primeiro transístor, tendo o primeiro s segundo eléetrodos com um circuito condutor principal entre eles e un riéct:'cdo d® controlo acoplado ao terminal ds saída do dito p:~ivsiro amplificador inverso·;

   us segundo transístor tendo primeiro © segundo e-léctrodo-e cooi us condutor principal entre eles, e tendo ua eléctrodo do ccotrolô, ® ea que os circuitos condutores principais do dito np?. C-U Ζ .·$>>

   . ·. ^Γ~'-— - ·— '“'-“r-12primeiro 3 segundo transístores estão ligados esi s-ér.is, crroo-'’uma i?? ter ligação dos ditos primeiro ® segundo transístores o dite ferminâl dê saída do dito segundo amplificador inverso?*; s ca -çjs os ditos meios para levarem automaticamente a zero c «ito segundo amplificador inversor inclt?®® terceiros eeioe c-~-rutader, para ligarem s desligarem alternadamente c terminal da salda do dito segundo amplificador inversor ao slêetrodo da -- or 1 r o 1 e do- d i tc sss u ndo tra ns i s tor „
3. 3 - Cosparador de acordo cos a reivindicação 2_; earacterizaper , alão disso, os ditos meios para leva.Oo automaticamente i o 3 dite segundo amplificador inversor incitarão · ^eraadcr acoplado entre o eléctrcdo ds controlo do dito ando transístor e um ponto de potencial fixo.

   ô - Comparador ds acordo com as reivindicações 2 o-u 3, vvaeferizado por, além disso, os ditos terc3i»*os msies d·· Ooutador estares dispostos para acoplarem o terminal ds saída dc •^;t:o segundo amplificador invsrsor ao eléctrodo de eontrclo dt doto otçundo transístor essencial s concorrsntsmsrtã -com os dites •egondes meios de comtstador, acoplando os terminais ds entrada a saída do dito primeiro amplificador inverso?, mas em que a s meios de comutador estão dispostos p?