[go: up one dir, main page]

KR970008503B1 - 셀프 리프레쉬 구동회로 - Google Patents

셀프 리프레쉬 구동회로 Download PDF

Info

Publication number
KR970008503B1
KR970008503B1 KR1019940028645A KR19940028645A KR970008503B1 KR 970008503 B1 KR970008503 B1 KR 970008503B1 KR 1019940028645 A KR1019940028645 A KR 1019940028645A KR 19940028645 A KR19940028645 A KR 19940028645A KR 970008503 B1 KR970008503 B1 KR 970008503B1
Authority
KR
South Korea
Prior art keywords
signal
self
circuit
refresh
gate
Prior art date
Application number
KR1019940028645A
Other languages
English (en)
Other versions
KR960018825A (ko
Inventor
황용
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940028645A priority Critical patent/KR970008503B1/ko
Publication of KR960018825A publication Critical patent/KR960018825A/ko
Application granted granted Critical
Publication of KR970008503B1 publication Critical patent/KR970008503B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

없음.

Description

셀프 리프레쉬 구동회로
제1도는 본 발명의 실시예에 따른 셀프 리프레쉬 구동회로의 회로도.
제2도는 상기 제1도에 도시된 회로의 각 부분에 대한 입·출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 카운터부20 : 라이트모드 감지부
40 : 논리조합부
본 발명은 디램의 셀프 리프레쉬 회로를 구동하는 셀프 리프레쉬 구동회로에 관한 것으로 특히, 메모리장치 내부에서 리프레쉬 요청을 할 수 있게 하는 셀프 리프레쉬 구동회로에 관한 것이다.
통상의 디램은 외부에서 리프레쉬할 어드레스를 직접 입력받거나, 외부에서 리프레쉬 요청을 받아 내부에서 어드레스를 발생하여 셀 데이터를 리프레쉬하였으며 또, 상기 두 방식을 결합하여 사용하기도 하였다.
최근에는, 회로 내부에 일정시간의 경과를 감지하는 타이머를 포함하여, 외부로부터 상기 타이머에 리프레쉬 요청이 있을 경우에, 내부에서 주기적으로 리프레쉬 동작을 수행하는 셀프 리프레쉬 회로를 많이 이용한다. 그러나, 이상의 셀프 리프레쉬 회로를 구비한 시스템은, 리프레쉬 요청신호를 상기 메모리장치로 공급하여야 하며, 이와 같은 시스템을 설계한다는 것은 번거로운 일이다.
따라서, 본 발명의 목적은, 메모리장치의 초기 동작에 관련된 외부 신호를 조합하여 상기 셀프 리프레쉬 회로에 구동신호를 공급함으로써, 메모리장치 내부에서 직접 리프레쉬 요청을 할 수 있게 하는 셀프 리프레쉬 구동회로를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 리프레쉬 구동회로를 전원이 안정화된 이후에 클럭펄스에 의하여 일정시간을 카운터(COUNTER)하여 타이밍신호를 발생하는 카운터수단과, 외부로부터의 로우 어드레스신호 및 칼럼 어드레스신호 및 라이트신호를 논리조합하여 라이트모드의 상태를 감지하는 라이트모드감지수단과, 상기 카운터수단으로부터의 신호 및 상기 라이트모드 감지수단으로부터의 신호를 논리조합하여 셀프 리프레쉬 회로쪽으로 구동신호를 공급하는 논리조합수단을 구비한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제2도는 본 발명의 실시예에 따른 셀프 리프레쉬 구동회로의 회로도로서, 외부로부터 제2A도와 같은 로우 어드레스신호를 입력하는 카운터부(10)과, 상기 로우 어드레스신호 및 제2B도와 같은 칼럼 어드레스신호 및 제2C도와 같은 라이트(WRITE)신호를 입력하는 라이트모드 감지부(20)과, 상기 카운터부(10) 및 라이트모드 감지부(20)으로부터의 신호를 입력하여 출력라인(49)쪽으로 신호를 공급하는 논리조합부(40)를 구비한다.
상기 카운터부(10)은, 디램의 전원 안정화 신호를 리셋(RESET)신호로 하며, 입력라인(11)을 경유하여 외부로부터 제2A도와 같은 로우 어드레스신호를 입력하는 제1비트 카운터회로(14)와, 상기 제1비트 카운터회로(14)로부터의 신호를 입력하는 제2비트 카운터회로(15)와, 상기 제2비트 카운터회로(15)로부터의 신호를 입력하는 제3비트 카운터회로(16)과, 상기 제3비트라인(16)으로부터의 신호를 입력하는 제4비트카운터회로(17)을 구비한다.
상기 제1비트 카운터회로(14)는 제2A도와 같은 외부로부터 클럭신호의 첫번째 주기의 폴링에지(FALLING EDGE)에서 하이레벨로 진입하여 상기 클럭신호의 두번째 주기까지 하이레벨을 유지한다. 상기 제2비트 카운터회로(15)는 상기 제1비트 카운터회로(14)로부터의 클럭신호의 첫번째 주기의 폴링에지(FALLING EDGE)에서 하이레벨로 진입하여 상기 클럭신호의 두번째 주기까지 하이레벨을 유지한다. 따라서, 상기 제4카운터회로(16)은 상기 제3카운터회로(17)로부터 클럭신호의 첫번째 주기의 폴링에지(FALLING EDGE) 즉, 상기 제2A도와 같은 외부로부터 클럭신호의 여덟번째 주기에서 하이레벨로 진입하는 신호를 상기 논리조합부(40)쪽으로 전송한다.
상기 라이트모드 감지부(20)은 제2C도와 같은 라이트신호를 입력하는 입력라인(28)과, 제2B도와 같은 칼럼 어드레스 스트로브신호를 입력하는 입력라인(21)과, 상기 입력라인(21) 및 입력라인(11)상의 신호를 입력하는 래치회로(24)와, 상기 입력라인(21)상의 신호를 지연하는 인버터(22,23)과, 상기 입력라인(21)상의 신호 및 상기 인버터(22,23)을 경유한 입력라인(21)상의 신호 및 상기 래치회로(24)로부터의 신호를 논리조합하는 NAND게이트(27)을 포함한다. 상기 래치회로(24)는 두개의 NAND게이트(25,26)을 구비하며, 상기 입력라인(21)상의 신호가 로우레벨일 경우에는 상기 입력라인(11)상의 신호는 논리상태와는 무관하게 하이레벨의 신호를 출력하며, 반면에 상기 입력라인(21)상의 신호가 하이레벨일 경우에는 상기 입력라인(11)상의 신호가 하이레벨인 구간에서만 하이레벨의 신호를 출력한다.
또, 상기 라이트모드 감지부(20)은 상기 NAND게이트(27) 및 상기 입력라인(21)로부터의 신호를 입력하여 상기 논리조합부(40)쪽으로 전송하는 NOR게이트(30)을 구비한다. 상기 NOR게이트(30)은, 상기 NAND게이트(27)로부터의 로우논리의 신호 및 외부로부터의 제2C도와 같은 라이트신호가 하이논리인 구간에서 상기 논리조합부(40)쪽으로 하이논리의 신호를 출력한다. 따라서, 상기 라이트모드 감지부(20)은, 외부로부터의 어드레스신호 및 라이트신호가 하이논리를 가질 경우에만 하이논리의 신호를 출력하게 된다.
상기 논리조합부(40)은 제2E도와 같은 상기 카운터부(10)으로부터의 신호 및 제2F도와 같은 상기 라이트모드 감지부(20)으로부터의 신호를 입력하는 NOR게이트(41) 및 NAND게이트(42)와, 상기 NOR게이트(41) 및 NAND게이트(42)로부터의 신호를 입력하는 NOR게이트(43)과, 상기 NOR게이트(43)로부터의 신호를 입력하여 출력라인(49)쪽으로 신호를 전송하는 래치회로(44)를 포함한다. 상기 래치회로(44)는, 상기 NOR게이트(43)으로부터의 신호를 입력하는 NOR게이트(45)와, 입력라인이 전원전압(Vss)와 같은 레벨로 고정되어 있는 NOR게이트(46)과, 제2D도와 같은 외부로부터의 디램 전원전압 안정화 신호에 따라 절환동작을 하는 엔모스 트랜지스터(Q1)과, 전원전압(Vss)을 구비한다.
상기 엔모스 트랜지스터(Q1)은 디램의 전원전압이 안정된 시간영역에서는 인버터(48)를 경유한 로우레벨의 전원전압신호에 의하여 턴 오프(TURN OFF)되어, 상기 래치회로(44)에는 영향을 미치지 못하게 된다. 또, 디램의 전원전압이 안정되지 않은 시간영역에서는 인버터(45)를 경유한 하이레벨의 전원전압신호에 의하여 턴 온(TURN ON)되어, 전원전압(Vss)로부터 상기 NOR게이트(46)의 출력라인쪽으로 상기 전원전압(Vss)와 같은 레벨의 로우논리의 신호를 전송하여 상기 출력라인(49)에 하이논리의 신호를 공급하여 메모리소자의 전원전압이 안정되기 이전에 발생할 수 있는 래치업 현상을 방지한다.
상기 NOR게이트(43)은, 상기 카운터부(10) 및 라이트모드 감지부(20)으로부터 하이레벨의 신호가 입력되는 순간 상기 래치회로(44)쪽으로 하이레벨의 신호를 공급하여, 상기 래치회로(44)로 하여금 출력라인(49)쪽으로 로우레벨의 신호를 래치하게 한다. 또, 상기 래치회로(44)의 NOR게이트(46)쪽의 입력라인이 전원전압(Vss)와 같은 레벨로 고정되어 있음으로 인하여, 상기 로우레벨의 신호가 래치된 이후에 상기 카운터부(10) 및 라이트모드 감지부(20)으로부터 입력되는 신호의 논리상태와는 무관하게 항상 로우논리의 신호를 출력하여 상기 셀프 리프레쉬의 타이머회로를 구동하게 된다.
상술한 바와 같이, 본 발명의 셀프 리프레쉬 구동회로는 메모리장치에 포함되어 셀프 리프레쉬 회로에 리프레쉬 요청신호를 공급하여 주기적인 리프레쉬 동작을 수행하게 하여 상기 디램의 내부에서 셀프 리프레쉬 요청을 할 수 있게 한다.

Claims (7)

  1. 전원이 안정화된 이후에 클럭신호에 의하여 일정시간을 카운터하여 타이밍신호를 발생하는 카운터수단과, 외부로부터의 로우 어드레스신호 및 칼럼 어드레스신호 및 라이트신호를 논리조합하여 라이트모드를 감지하는 라이트모드 감지수단과, 상기 카운터수단으로부터의 신호 및 상기 라이트모드 감지부로부터의 신호를논리조합하여 셀프 리프레쉬 회로쪽으로 구동신호를 공급하는 논리조합수단을 구비한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
  2. 제1항에 있어서, 상기 라이트모드 감지수단이 로우 어드레스 및 칼럼 어드레스신호를 논리연산하는 제1논리연산수단과, 상기 제1논리연산수단 및 외부로부터의 라이트신호를 논리연산하는 제2논리연산수단을 구비한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
  3. 제2항에 있어서, 상기 제1논리연산수단이 NAND게이트를 포함한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
  4. 제2항에 있어서, 상기 제2논리연산수단이 NOR게이트를 포함한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
  5. 제1항에 있어서, 상기 논리조합수단이 상기 카운터수단으로부터의 신호 및 상기 라이트모드 감지부로부터의 신호를 논리연산하는 제3논리연산수단과, 상기 제3논리연산수단으로부터의 신호를 출력라인쪽으로 래치하는 래치수단과, 전원전압 안정화 신호를 입력하여 전원전압이 안정화되기 이전에 셀프 리프레쉬 회로가 동작하는 것을 방지하는 래치 업 방지회로를 구비한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
  6. 제5항에 있어서, 상기 제3논리연산수단이 상기 카운터수단 및 상기 라이트모드 감지수단으로부터의 신호를 입력하여 논리연산하는 NAND게이트 및 NOR게이트와, 상기 NAND게이트 및 NOR게이트로부터의 신호를 논리조합하는 NOR게이트를 포함한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
  7. 제5항에 있어서, 상기 래치 업 방지회로가 엔모스 트랜지스터를 포함한 것을 특징으로 하는 셀프 리프레쉬 구동회로.
KR1019940028645A 1994-11-02 1994-11-02 셀프 리프레쉬 구동회로 KR970008503B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028645A KR970008503B1 (ko) 1994-11-02 1994-11-02 셀프 리프레쉬 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028645A KR970008503B1 (ko) 1994-11-02 1994-11-02 셀프 리프레쉬 구동회로

Publications (2)

Publication Number Publication Date
KR960018825A KR960018825A (ko) 1996-06-17
KR970008503B1 true KR970008503B1 (ko) 1997-05-24

Family

ID=19396912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028645A KR970008503B1 (ko) 1994-11-02 1994-11-02 셀프 리프레쉬 구동회로

Country Status (1)

Country Link
KR (1) KR970008503B1 (ko)

Also Published As

Publication number Publication date
KR960018825A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR101319761B1 (ko) 다이나믹 랜덤 액세스 메모리 장치 및 메모리 셀을셀프-리프레쉬하는 방법
US5455801A (en) Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
US8134874B2 (en) Dynamic leakage control for memory arrays
EP0128499B1 (en) Mos memory
US6912169B2 (en) Synchronous semiconductor memory device
US4682306A (en) Self-refresh control circuit for dynamic semiconductor memory device
KR20040006343A (ko) 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법
US7307901B2 (en) Apparatus and method for improving dynamic refresh in a memory device
US5278797A (en) Semiconductor memory device capable of executing non-periodic refreshing operations
KR0141933B1 (ko) 저전력의 스테이틱 랜덤 억세스 메모리장치
JP2002042460A (ja) 半導体記憶装置
KR100468718B1 (ko) 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법
US7327631B2 (en) Semiconductor memory device and method of operating semiconductor memory device
KR20030082723A (ko) 반도체 메모리 장치의 동작 모드에 따라 가변적인리스토어 시간을 갖는 리프레쉬 회로 및 그 리프레쉬 방법
US7245545B2 (en) Memory
US5400289A (en) Lockout circuit and method for preventing metastability during the termination of a refresh mode
US6654302B2 (en) Semiconductor memory device with a self refresh mode
KR970008503B1 (ko) 셀프 리프레쉬 구동회로
KR960038979A (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치
US6349066B1 (en) Semiconductor storage device having a self-refresh circuit for automatically refreshing memory cell
KR100480553B1 (ko) 디램장치의리프레쉬제어방법
KR0172233B1 (ko) 분배형 리프레쉬 모드 제어회로
KR950013800B1 (ko) 클럭신호 발생회로
KR100427033B1 (ko) 반도체메모리장치의워드라인구동장치및그방법
KR100348220B1 (ko) 리프레쉬장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941102

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941102

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970430

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970822

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970905

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970904

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000502

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee