KR970004501A

KR970004501A - 개선된 위상 고정 루프(pll)회로를 구비한 클럭 발생 회로

Info

Publication number: KR970004501A
Application number: KR1019950016018A
Authority: KR
Inventors: 이창호
Original assignee: 정장호; Lg 정보통신주식회사
Priority date: 1995-06-16
Filing date: 1995-06-16
Publication date: 1997-01-29
Also published as: KR0139827B1

Abstract

본 발명은 개선된 고정 루프(PLL : Phase Locked Loop)회로를 구비한 클럭 발생 회로에 관한 것으로, 입력되는 외부 기준 펄스와 루프 내의 발진 클럭(VCXO)에 기초하여 발생된 내부 비교 펄스의 위상을 비교하여 위상차 신호를 발생하는 위상 검출기(33)와, 상기 위상차 신호에 대응한 DC 제어 전압을 발생하는 저역 통과 필터(34)와, 상기한 제어 전압 신호에 따라 이에 대응한 발진 클럭(VCXO)을 발생하는 전압 제어 발진기(35)와, 상기 발진 클럭(VCXO)을 2분주하여 시스템 클럭(SYS-CLK)을 발생하는 제4분주기(36)와, 상기 시스템 클럭(SYS-CLK)을 카운트하여 외부 펄스와 동기되어 동일한 주파수를 갖는 내부 펄스를 발생하는 제2카운터(39)와, 상기한 시스템 클럭(SYS-CLK)을 동작 클럭으로 하여 상기 내부 펄스와 외부 펄스를 입력받아 양 펄스를 비교하여 외부 펄스와 내부 펄스간의 지연차를 나타내는 지연차 신호(OVF)와 두 신호간의 입력 순서를 나타내는 사인 신호(SIGN)를 출력하는 비교기(42)와, 상기한 비교기(42)의 출력을 입력받아 인에이블 신호가 인가되는 동안 내부 펄스와 외부 펄스가 동시에 들어온 경우는 기준 값이 N 신호를 발생하고, 내부 펄스가 외부 펄스보다먼저 들어온 경우는 기준 값(N)에서 변수 값(M)을 뺀 N-M값을 발생하고, 그 반대인 경우는 N+M 값을 발생시키는 디코더(40)와, 상기한 디코더(40)의 출력 신호를 분주비로 하여 상기 발진 클럭(VCXO)을 분주하여 출력하는 제1카운터(41)와,상기 제1카운터(41)의 출력을 소정의 분주비로 분주하여 상기한 위상 검출기(33)에 입력되는 상기 외부 기준 펄스와 비교되는 내부 비교 펄스를 발생하는 제5분주기(37)로 구성되어, 외부 기준 클럭 또는 외부 펄스의 변동으로 인하여 내부 펄스와 시스템 클럭간의 주파수 비율 및 내부 펄스와 외부 펄스간의 동기가 깨질지라도 자동으로 일관성 동기를 복구하여 지속적으로 유지시켜 주는 효과를 제공한다.

Description

개선된 위상 고정 루프(PLL)회로를 구비한 클럭 발생 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 개선된 위상 고정 루프(PLL)회로를 구비한 클럭 발생 회로의 블록도.

Claims

입력되는 외부 기준 펄스와 루프 내의 발진 클럭(VCXO)에 기초하여 발생된 내부 비교 펄스의 위상을 비교하여 위상차 신호를 발생하는 위상 검출기(33)와, 상기 위상차 신호에 대응한 DC 제어 전압을 발생하는 저역 통화 필터(34)와, 상기한 제어 전압 신호에 따라 이에 대응한 발진 클럭(VCXO)을 발생하는 전압 제어발진기(35)와, 상기 발진 클럭(VCXO)을 2분주하여 시스템 클럭(SYS-CLK)을 발생하는 제4분주기(36)와, 상기 시스템 클럭(SYS-CLK)을 카운트하여 외부 펄스와 동기되어 동일한 주파수를 갖는 내부 펄스를 발생하는 제2카운터(39)와, 상기한 시스템 클럭(SYS-CLK)을 동작 클럭으로 하여 상기한 내부 펄스와 외부 펄스를 입력받아 양 펄스를 비교하여 외부 펄스와 내부 펄스간의 지연차를 나타내는 지연차 신호(OVF)와 두 신호간의 입력 순서를 나타내는 사인 신호(SIGN)를 출력하는 비교기(42)와, 상기한 비교기(42)의 출력을 입력받아 인에이블 신호가 인가되는 동안 내부 펄스와 외부 펄스가 동시에 들어온 경우는 기준 값이 N신호를 발생하고, 내부 펄스가 외부 펄스보다 먼저 들어온 경우는 기준 값(N)에서 변수 값(M)을 뺀 N-M 값을 발생하고, 그 반대인 경우는 N+M 값을 발생시키는 디코더(40)와, 상기한 디코더(40)의 출력 신호를 분주비로 하여 상기 발진 클럭(VCXO)을 분주하여 출력하는 제1카운터(41)와, 상기 제1카운터(41)의 출력을 소정의 분주비로 분주하여 상기한 위상 검출기(33)에 입력되는 상기 외부 기준 펄스와 비교되는 내부 비교 펄스를 발생하는 제5분주기(37)로 구성되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 외부 기준 펄스는 GPS 위성으로부터 수신된 외부 기준 클럭을 분주하여 얻어진 것을 특징으로 하는 개선된 위상 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 외부 펄스는 GPS 위성으로부터 수신된 1PPS 신호인 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 인에이블 신호는 지연차 신호(OVF)와 사인(SIGN) 신호가 발생되는 경우에만 공급되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 위상 검출기(33), 저역 통과 필터(34), 전압 제어 발진기(35), 제4 및 제5분주기(36, 37), 제1 및 제2 카운터(41, 39), 비교기(42), 디코더(40)는 위상 고정 루프(PLL) 회로를 형성하여, 내부 펄스와 외부 펄스 사이의 동기 및 내부 펄스와 시스템 클럭간의 소정의 주파수 비가 유지되도록 피드백 제어되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 클럭 발생 회로는 CDMA 방식의 이동 통신 기지국에 적용되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.