[go: up one dir, main page]

KR960038967A - 반도체 메모리장치의 기판 전압 제어회로 - Google Patents

반도체 메모리장치의 기판 전압 제어회로 Download PDF

Info

Publication number
KR960038967A
KR960038967A KR1019950009967A KR19950009967A KR960038967A KR 960038967 A KR960038967 A KR 960038967A KR 1019950009967 A KR1019950009967 A KR 1019950009967A KR 19950009967 A KR19950009967 A KR 19950009967A KR 960038967 A KR960038967 A KR 960038967A
Authority
KR
South Korea
Prior art keywords
signal
substrate voltage
switching means
specific mode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950009967A
Other languages
English (en)
Other versions
KR0142967B1 (ko
Inventor
강복문
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950009967A priority Critical patent/KR0142967B1/ko
Priority to US08/638,484 priority patent/US5744997A/en
Priority to JP08107270A priority patent/JP3133673B2/ja
Priority to GB9608661A priority patent/GB2300282B/en
Publication of KR960038967A publication Critical patent/KR960038967A/ko
Application granted granted Critical
Publication of KR0142967B1 publication Critical patent/KR0142967B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리장치의 기판전압을 모드에 따라 제어함
3. 발명의 해결 방법의 요지
감지신호에 의해 활성화되어 기판전압을 발생하는 회로를 구비하는 반도체 메모리장치에서, 감지신호를 발생하는 회로가 제1전원과 제2전원 사이에 공통 연결되고 제어단이 상기 기판전압에 연결되며, 상기 기판전압이 설정된 제1전위레벨 보다 높을시 제1감지신호를 발생하는 수단과, 상기 제1전원과 제2전원 사이에 연결되고 제어단이 특정 모드신호에 연결되며, 상기 모드신호가 활성화될 시 스위칭되어 제2전위레벨의 기판전압을 발생하기 위한 제2감지신호를 발생하는 수단으로 구성함
4. 발명의 중요한 용도
반도체 메모리장치에서 특정모드시 노말모드에서 사용하는 기판전압과 다른 전위로 기판전압을 발생할 수 있으며, 기판전압을 사용하지 않는 모드시 기판전압의 발생을 중단시킴

Description

반도체 메모리장치의 기판 전압 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 메모리장치의 기판 전압 발생회로의 구성도, 제3도는 제1도에서 기판 전압 제어신호를 발생하는 본 발명의 구성도.

Claims (12)

  1. 감지신호에 의해 활성화되어 기판전압을 발생하는 회로를 구비하는 반도체 메모리장치에서, 제1전원과 제2전원 사이에 공통 연결되고 제어단이 상기 기판전압에 연결되며, 상기 기판전압이 설정된 제1전위레벨 보다 높을시 제1감지신호를 발생하는 수단과, 상기 제1전원과 제2전원 사이에 연결되고 제어단이 특정 모드신호에 연결되며, 상기 모드신호가 활성화될 시 스위칭되어 제2전위레벨의 기판전압을 발생하기 위한 제2감지신호를 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  2. 제1항에 있어서, 상기 제1감지신호를 발생하는 수단이 상기 제1전원과 제2전원 사이에 직렬 연결되고 상기 기판전압에 게이트전극이 공통연결되는 적어도 2개이상의 제2형 모오스트랜지스터로 구성되고, 상기 제2형모오스트랜지스터들의 채널 사이트에 의해 상기 제1전위레벨이 설정되며, 상기 기판전압의 레벨이 상기 제1전위레벨 보다 높을 시 상기 제1감지신호를 발생하며, 상기 제2스위칭수단이 상기 제1전원과 제2전원 사이에 연결되고 게이트전극이 상기 특정모드신호에 연결되는 적어도 하나의 제1형 모오스트랜지스터로 이루어지고, 상기 모드활성화신호 입력시 상기 제2감지신호를 발생하는 것을 반도체 메모리장치의 기판전압 제어회로.
  3. 제2항에 있어서, 상기 특정모드신호가 리프레시모드신호인 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  4. 제2항 또는 제3항에 있어서, 상기 제2형 모오스트랜지스터가 피모오스트랜지스터이고 상기 제1형 모오스트랜지스터가 엔모오스트랜지스터이며, 상기 제1전원이 전원전압이고 상기 제2전원이 접지전압인 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  5. 감지신호에 의해 활성화되어 기판전압을 발생하는 회로를 구비하는 반도체 메모리장치에 있어서, 특정모드신호 및 상기 특정모드의 특정구간신호를 입력하여 논리조합하며, 상기 특정모드가 활성화된 상태에서 특정구간일 시 제1논리신호를 발행하고 특정모드가 활성화된 상태에서 특정구간이 아닐시 제2논리신호를 발생하며, 상기 특정모드가 비활성화된 상태에서 제1논리신호를 발생하는 감지제어수단과, 제1전원과 출력노드 사이에 연결되며 제어단이 상기 감지제어수단에 연결되어 상기 제1논리신호 입력시 스위칭되는 전원스위칭수단과, 상기 출력노드와 제2전원 사이에 직렬 연결되며 제어단이 상기 기판전압에 공통 연결되어 제1전위레벨을 설정하는 스위칭소자들을 구비하여, 상기 기판전압이 상기 제1전위레벨 보다 높을시 상기 스위칭소자들이 스위칭되어 제1감지신호를 발생하는 제1감지스위칭수단과, 상기 출력노드와 제2전원사이에 연결되며 제어단이 상기 특정모드신호에 연결되어 제2전위레벨을 설정하는 스위칭소자들을 구비하여, 상기 특정모드신호를 활성화시 스위칭되어 제2전위레벨의 제2감지신호를 발생하는 제2감지스위칭수단과, 상기 출력노드에 연결되어 상기 감지신호를 출력하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  6. 제5항에 있어서, 상기 출력노드와 제2전원 사이에 연결되며 제어단이 상기 감지제어수단에 연결되며, 상기 제2논리신호 입력시 스위칭되어 상기 출력노드의 전위를 제2전원 레벨로 천이시키는 출력스위칭수단을 더 구비한 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  7. 제5항 또는 제6항에 있어서, 상기 특정모드신호가 셀프리레시 모드신호이고, 상기 특정구간이 리프레시동작이 수행되고 구간인 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  8. 제7항에 있어서, 상기 전원스위칭수단 및 제1감지스위칭수단들이 피모오스트랜지스터들이고, 상기 제2감지 스위칭수단 및 출력스위칭수단이 엔모오스트랜지스터이며, 상기 제1전원이 전원전압이고 상기 제2전원이 접지전압인 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  9. 감지신호에 의해 활성화되어 기판전압를 발생하는 회로를 구비하는 반도체 메모리장치에 있어서, 특정모드신호 및 상기 특정모드의 특정구간신호를 입력하여 논리조합하며, 상기 특정모드가 활성화된 상태에서 특정구간일 시 제1논리신호를 발생하고 특정모드가 활성화된 상태에서 특정구간이 아닐시 제2논리신호를 발생하며, 상기 특정모드가 비활성화된 상태에서 제1논리신호를 발생하는 감지제어수단과, 제1전원과 출력노드 사이에 연결되어 제어단이 상기 감지제어수단에 연결되어 상기 제1논리신호 입력시 스위칭되는 제1스위칭수단과, 상기출력노드와 제1접속노드 사이에 직렬 연결되며 제어단이 상기 기판전압에 공통 연결되는 적어도 하나의 스위칭소자를 구비하며, 상기 기판전압의 레벨에 의해 스위칭되는 제2스위칭수단과, 상기 제1접속노드와 제2접속노드 사이에 직렬 연결되며 제어단이 상기 기판전압에 공통 연결되는 적어도 하나의 스위칭소자들을 구비하며, 상기 기판전압의 레벨에 의해 스위칭되는 제3스위칭수단과, 상기 접속노드와 제2전원 사이에 연결되고 제어단이 상기 제1전원에 연결되는 제4스위칭수단과, 상기 제1접속노드와 제2접속노드 사이에 연결되며 제어단이 상기 특정모드신호에 연결되며, 상기 특정모드신호 활성화시 스위칭되는 제5스위칭수단과, 상기 출력노드에 연결되어 상기 감지신호를 출력하는 수단으로 구성되어, 상기 특정모드가 비활성화 상태일 시 상기 기판전압이 제1스위칭수단과, 제2스위칭수단, 제3스위칭수단 및 제4스위칭수단에 의해 제1전위레벨이 설정되고 상기 기판전압이 제1전위레벨 보다 높을시 제1감지신호를 발생하며 상기 특정모드가 활성화된 상태에서 상기 특정구간일시 상기 제1스위칭수단, 제2스위칭수단, 제4스위칭 및 제5스위칭수단에 의해 설정되는 제2전위레벨로 상기 제2감지신호를 발생하고, 상기 특정모드가 활성화된 상태에 상기 특정 구간이 아닐 시 상기 제1스위칭수단이 오프되어 기판전압 발생 동작을 증지시키는 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  10. 제9항에 있어서, 상기 출력노드와 제2전원 사이에 연결되며 제어단이 상기 감지제어수단에 연결되며, 상기 제2논리신호 입력시 스위칭되어 상기 출력노드의 전위를 제2전원 레벨로 천이시키는 제6스위칭수단을 더 구비한 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  11. 제9항 또는 제10항에 있어서, 상기 특정모드신호가 셀프리프레시모드신호이고, 상기 특정구간이 리프레시동작이 수행되는 구간인 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
  12. 제11항에 있어서, 상기 제1스위칭수단 및 제2스위칭수단들이 피모오스트랜지스터들이고, 상기 제3스위칭수단 및 제4스위칭수단이 엔모오스트랜지스터이며, 상기 제1전원이 전원전압이고 상기 제2전원이 접지전압인 것을 특징으로 하는 반도체 메모리장치의 기판전압 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950009967A 1995-04-26 1995-04-26 반도체 메모리장치의 기판 전압 제어회로 Expired - Fee Related KR0142967B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950009967A KR0142967B1 (ko) 1995-04-26 1995-04-26 반도체 메모리장치의 기판 전압 제어회로
US08/638,484 US5744997A (en) 1995-04-26 1996-04-26 Substrate bias voltage controlling circuit in semiconductor memory device
JP08107270A JP3133673B2 (ja) 1995-04-26 1996-04-26 基板電圧発生回路
GB9608661A GB2300282B (en) 1995-04-26 1996-04-26 Substrate bias voltage control circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009967A KR0142967B1 (ko) 1995-04-26 1995-04-26 반도체 메모리장치의 기판 전압 제어회로

Publications (2)

Publication Number Publication Date
KR960038967A true KR960038967A (ko) 1996-11-21
KR0142967B1 KR0142967B1 (ko) 1998-08-17

Family

ID=19413018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009967A Expired - Fee Related KR0142967B1 (ko) 1995-04-26 1995-04-26 반도체 메모리장치의 기판 전압 제어회로

Country Status (4)

Country Link
US (1) US5744997A (ko)
JP (1) JP3133673B2 (ko)
KR (1) KR0142967B1 (ko)
GB (1) GB2300282B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219092A (ja) * 1996-02-15 1997-08-19 Mitsubishi Electric Corp 半導体記憶装置
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
US5914632A (en) * 1997-02-28 1999-06-22 Exar Corporation Negative charge pump circuit
US5945869A (en) * 1997-05-23 1999-08-31 Texas Instruments Incorporated Voltage detector using body effect
KR100300034B1 (ko) * 1998-02-07 2001-09-06 김영환 반도체소자의기판전압인가회로
US6172554B1 (en) * 1998-09-24 2001-01-09 Mosel Vitelic, Inc. Power supply insensitive substrate bias voltage detector circuit
KR100307525B1 (ko) * 1998-11-26 2001-11-15 김영환 기판전압감지제어회로
KR100317197B1 (ko) * 1999-12-27 2001-12-24 박종섭 기판 바이어스 회로
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
KR100633329B1 (ko) * 2004-05-06 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 승압전압 생성회로
KR100794992B1 (ko) * 2005-12-29 2008-01-16 주식회사 하이닉스반도체 기판 바이어스 전압 발생 장치 및 방법
KR100974210B1 (ko) * 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401897A (en) * 1981-03-17 1983-08-30 Motorola, Inc. Substrate bias voltage regulator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4961167A (en) * 1988-08-26 1990-10-02 Mitsubishi Denki Kabushiki Kaisha Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
JPH0262071A (ja) * 1988-08-26 1990-03-01 Mitsubishi Electric Corp 半導体装置
JPH02137254A (ja) * 1988-11-17 1990-05-25 Nec Ic Microcomput Syst Ltd 基板電位検知回路
JPH0453260A (ja) * 1990-06-20 1992-02-20 Mitsubishi Electric Corp 半導体装置
JPH04307763A (ja) * 1991-04-04 1992-10-29 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
JP2962034B2 (ja) * 1992-04-02 1999-10-12 日本電気株式会社 半導体メモリ
EP0575124B1 (en) * 1992-06-15 2001-05-16 Fujitsu Limited Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
JPH06103765A (ja) * 1992-09-22 1994-04-15 Sanyo Electric Co Ltd Ｄｒａｍの基板電圧発生装置
JP3253726B2 (ja) * 1993-02-26 2002-02-04 株式会社東芝 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기

Also Published As

Publication number Publication date
US5744997A (en) 1998-04-28
JP3133673B2 (ja) 2001-02-13
GB2300282B (en) 1997-07-02
KR0142967B1 (ko) 1998-08-17
GB9608661D0 (en) 1996-07-03
GB2300282A (en) 1996-10-30
JPH08315574A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
KR950015380A (ko) 반도체 메모리장치의 워드라인구동회로
KR970024174A (ko) 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed)
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR970017598A (ko) 반도체 장치 및 그 제어 회로
JPH07212213A (ja) 低電力出力バッファ
KR970067335A (ko) 반도체 출력 회로
KR950006850A (ko) 선택기 회로
KR960038967A (ko) 반도체 메모리장치의 기판 전압 제어회로
KR970023395A (ko) 반도체메모리장치
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR970012752A (ko) 반도체 집적회로
KR960025746A (ko) 반도체 메모리장치의 전원승압회로
KR880008336A (ko) 반도체 집적회로 장치
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR960038987A (ko) 반도체 메모리장치의 동작 모드 전환회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR950001766A (ko) 반도체 기억회로
KR970051272A (ko) 로오 디코더 및 컬럼 디코더 회로
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR960035643A (ko) 반도체 메모리 소자
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR920018754A (ko) 반도체 메모리 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950426

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950426

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980330

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980406

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010308

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020318

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030307

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040308

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050310

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060307

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090316

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150309