[go: up one dir, main page]

KR960025719A - 깊이와 폭을 조정가능한 선입선출 버퍼 - Google Patents

깊이와 폭을 조정가능한 선입선출 버퍼 Download PDF

Info

Publication number
KR960025719A
KR960025719A KR1019950052359A KR19950052359A KR960025719A KR 960025719 A KR960025719 A KR 960025719A KR 1019950052359 A KR1019950052359 A KR 1019950052359A KR 19950052359 A KR19950052359 A KR 19950052359A KR 960025719 A KR960025719 A KR 960025719A
Authority
KR
South Korea
Prior art keywords
bus
width
data
out buffer
section
Prior art date
Application number
KR1019950052359A
Other languages
English (en)
Other versions
KR100381823B1 (ko
Inventor
스몰안스키 레오니드
코월 샤이
고렌 아브네르
가란티 데이비드
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR960025719A publication Critical patent/KR960025719A/ko
Application granted granted Critical
Publication of KR100381823B1 publication Critical patent/KR100381823B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

가변 폭을 가진 데이터를 전송하기 위한 조정가능한 깊이와 폭을 가진 선입선출 버퍼 가변 폭 데이터를 전송할 수 있는 조정가능한 깊이와 폭을 가진 선입선출버퍼를 제안한다. 선입선출(FIFO)버퍼(65)는 읽기/쓰기 레지스터들로 구성되고, 16비트나 32비트의 워드를 전송하며, 16비트 워드를 전송할 때도 레지스터 공간의 낭비가 없도록 독립적으로 제어되는 두 개의 섹션(73,75)을 포함한다. FIFO 버퍼(65)는 16비트 워드를 전송할 때는 폭은 좁아지고 깊이는 깊어진다. 이로 인해 16비트 혹은 32비트의 병렬데이터를 인터페이스할 때, FIFO버퍼 레지스터(72)의 최대한의 사용이 가능하다. FIFO 버퍼(65)는 호스트 처리기에게는 종속전용 버퍼이므로 FIFO 버퍼(65)가 데이터의 출력을 개시할 수는 없고, 이로 인해 설계가 단순하고 크기도 소형화된다.

Description

깊이와 폭을 조정가능한 선입선출 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데이터처리시스템의 블럭도이다. 제2도는 제1도의 데이터처리시스템의 호스트 인터 페이스의 일실시예의 블럭도이다. 제3도는 본 발명에 따른 제2도의 호스트 인터페이스의 깊이와 폭을 조정가능한 FIFO버퍼의 블록도이다.

Claims (3)

  1. 선입, 선출 버퍼(65)을 포함하는 데이터 처리 시스템(20)에 있어서, 상기 선입 버퍼는: 제1의 버스(116)에 연결된 다수의 입력 단자와 제2의 버스(64)에 연결된 다수의 출력단자를 포함하는 레지스터로 이루어지는 다수의 레지스터(72)와; 상기 다수의 레지스터(72)에 연결되며, 상기 제1의 버스(116)으로부터의 데이터 워드가 제1의 소정의 폭일 경우에는 상기 다수의 레지스터(72) 중의 한 레지스터를 인에이블시켜 상기 제1의 버스(116)으로부터 데이터를 수신하도록 하며, 상기 제1의 버스(116)으로부터 데이터 워드가 제2의 소정의 폭일 경우에는 상기 다수의 레지스터(72) 중의 두 개의 레지스터를 인에이블시키는 제어로직(98);을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  2. 선입, 선출 버퍼(72)를 포함하는 데이터 처리 시스템에 있어서, 상기 선입 선출 버퍼는 ; 제1의 섹션(73)과 제2의 섹션(75)로 구성되고 제1의 버스(116)에 연결된 다수의 입력 단자와 제2의 버스(64)에 연결된 다수의 출력단자를 포함하는 기억장치로 이루어지는 다수의 기억장치와;상기 다수의 저장장치에 연결되고 제1의 섹션(73)과 제2의 섹션(75)으로의 액세스를 제어하는 제어로직회로 (98)을 포함하는 선입선출버퍼(65)를 포함하며, 상기 다수의 저장장치(72)가 제1 및 제2의 섹션(73,75)를 독립적으로 액세스하는 제어로직회로(98)에 응답하여 제1의 폭 및 제1의 깊이를 가지고, 제1 및 제2의 섹션(73,75)를 동시에 액세스하는 제어로직회로(98)에 응답하여 제2의 폭 및 제2의 깊이를 가지는 것을 특징으로 하는 데이터 처리 시스템.
  3. 조정 가능한 깊이와 폭을 갖는 선입 선출 버퍼를 포함하는 데이타 처리 시스템에 있어서, 상기 조정 가능한 깊이와 폭을 갖는 선입 선출 버퍼는; 버스(116)에 연결되고 제1의 소정의 수의 데이터 비트를 저장하는 제1의 저장장치의 섹션(73)과; 버스(116)에 연결되고 제2의 소정의 수의 데이터 비트를 저장하는 제2의 저장장치의섹션(75)과; 제1 및 재2의 저장장치의 섹션(73,75)에 연결되고, 상기 제1의 소정의 수의 데이터 비트를 가진버스로부터의 제1의 데이터 워드의 읽기요구에 응답하여 제1의 저장장치의 섹션(73)의 한 저장장치를 액세스하고, 상기 제1의 소정의 수와 상기 제2의 소정의 수의 합과 같은 제3의 소정의 수의 데이터 비트를 가진 버스로부터의 제2의 데이터 워드의 읽기요구에 응답하여 상기 제1 및 제2의 저장장치의 섹션(73,75)를 동시에 액세스하는 제어로직회로(98)을 포함하는 조정가능한 것을 특징으로 하는 데이터 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052359A 1994-12-16 1995-12-15 가변성의폭데이터전송들을위해조정가능한깊이/폭의fifo버퍼를포함한데이터처리시스템 KR100381823B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US357,909 1989-05-30
US08/357,909 US5673396A (en) 1994-12-16 1994-12-16 Adjustable depth/width FIFO buffer for variable width data transfers
US357909 1994-12-16

Publications (2)

Publication Number Publication Date
KR960025719A true KR960025719A (ko) 1996-07-20
KR100381823B1 KR100381823B1 (ko) 2003-07-18

Family

ID=23407530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052359A KR100381823B1 (ko) 1994-12-16 1995-12-15 가변성의폭데이터전송들을위해조정가능한깊이/폭의fifo버퍼를포함한데이터처리시스템

Country Status (5)

Country Link
US (1) US5673396A (ko)
EP (1) EP0717347A3 (ko)
JP (1) JPH08235850A (ko)
KR (1) KR100381823B1 (ko)
CN (1) CN1095130C (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664230A (en) * 1995-05-26 1997-09-02 Texas Instruments Incorporated Data processing with adaptable external burst memory access
KR970029070A (ko) * 1995-11-04 1997-06-26 김광호 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법
US5822553A (en) * 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
US5797043A (en) * 1996-03-13 1998-08-18 Diamond Multimedia Systems, Inc. System for managing the transfer of data between FIFOs within pool memory and peripherals being programmable with identifications of the FIFOs
JP2950231B2 (ja) * 1996-03-21 1999-09-20 日本電気株式会社 セル化転送データのリアセンブルバッファ制御装置及び制御方法
EP0869430B1 (en) * 1997-04-02 2005-11-30 Matsushita Electric Industrial Co., Ltd. Fifo memory device
US6014720A (en) * 1997-05-05 2000-01-11 Intel Corporation Dynamically sizing a bus transaction for dual bus size interoperability based on bus transaction signals
KR100303204B1 (ko) * 1998-04-06 2001-11-22 구자홍 가변입출력폭을갖는선입선출장치
FI981917A (fi) 1998-09-08 2000-03-09 Nokia Networks Oy Menetelmä FIFO-jonon toteuttamiseksi muistissa ja muistijärjestely
US6233629B1 (en) * 1999-02-05 2001-05-15 Broadcom Corporation Self-adjusting elasticity data buffer with preload value
US6513105B1 (en) 1999-05-07 2003-01-28 Koninklijke Philips Electronics N.V. FIFO system with variable-width interface to host processor
FI991334A (fi) * 1999-06-10 2000-12-11 Nokia Networks Oy Menetelmä kaksisuuntaisen jonon toteuttamiseksi muistissa ja muistijär jestely
NO993483L (no) 1999-07-15 2001-01-16 Ericsson Telefon Ab L M Fremgangsmåte og anordning for effektiv overföring av datapakker
KR100397920B1 (ko) * 1999-08-24 2003-09-19 엘지전자 주식회사 판독/기록 취소 가능 가변 용량 선입 선출 통신 시스템
WO2001035224A1 (en) * 1999-10-26 2001-05-17 Arthur D. Little, Inc. Bit-serial memory access with wide processing elements for simd arrays
US6728863B1 (en) 1999-10-26 2004-04-27 Assabet Ventures Wide connections for transferring data between PE's of an N-dimensional mesh-connected SIMD array while transferring operands from memory
JP2001159970A (ja) * 1999-12-03 2001-06-12 Sony Corp 装置間結合装置
US6629226B1 (en) * 2000-12-08 2003-09-30 Cypress Semiconductor Corp. Fifo read interface protocol
KR100371145B1 (ko) * 2000-12-29 2003-02-06 주식회사 하이닉스반도체 임베디드 메모리 장치의 데이터 입출력 장치
WO2003092171A2 (en) * 2002-04-25 2003-11-06 Koninklijke Philips Electronics N.V. Processing method and apparatus for implementing systolic arrays
JP2004240713A (ja) * 2003-02-06 2004-08-26 Matsushita Electric Ind Co Ltd データ転送方法及びデータ転送装置
US7680944B1 (en) * 2003-02-28 2010-03-16 Comtrol Corporation Rapid transport service in a network to peripheral device servers
US8447900B1 (en) 2003-06-12 2013-05-21 Marvell International Ltd. Adaptive multiple FIFO scheme
KR100532471B1 (ko) * 2003-09-26 2005-12-01 삼성전자주식회사 입출력 데이터 위스 조절이 가능한 메모리 장치 및 그위스 조절 방법
US7634597B2 (en) 2003-10-08 2009-12-15 Micron Technology, Inc. Alignment of instructions and replies across multiple devices in a cascaded system, using buffers of programmable depths
CN1294482C (zh) * 2004-06-08 2007-01-10 大唐微电子技术有限公司 支持16位和32位字宽存储器的启动方法及装置
CN100394723C (zh) * 2006-08-14 2008-06-11 江苏中科龙梦科技有限公司 一种基于以太网核接收控制器的双接收fifo方法
CN101042637A (zh) * 2007-04-06 2007-09-26 威盛电子股份有限公司 先进先出缓冲单元及先进先出缓冲方法
CN101127785B (zh) * 2007-09-14 2010-09-29 福建星网锐捷网络有限公司 Pf接口和spi3接口之间的接口转换发送、接收方法及装置
WO2014068368A1 (en) * 2012-10-30 2014-05-08 Freescale Semiconductor, Inc. Method and apparatus for at-speed scan shift frequency test optimization
CN103747253B (zh) * 2013-12-27 2017-04-05 高新兴科技集团股份有限公司 一种基于fifo的视频编码数据传输方法
US9710415B2 (en) 2014-11-03 2017-07-18 Nxp Usa, Inc. Asynchronous FIFO buffer with Johnson code write pointer
US10074154B2 (en) 2014-12-12 2018-09-11 Nxp Usa, Inc. Display controller and a method thereof
US20170017584A1 (en) * 2015-07-15 2017-01-19 Microchip Technology Incorporated SPI Interface With Less-Than-8-Bit Bytes And Variable Packet Size
CN113485647A (zh) * 2021-07-13 2021-10-08 湖南国科微电子股份有限公司 数据写入方法、数据读出方法及先进先出存储器
CN114422801B (zh) * 2021-12-31 2024-04-26 山东云海国创云计算装备产业创新中心有限公司 优化视频压缩控制逻辑的方法、系统、设备和存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1441816A (en) * 1973-07-18 1976-07-07 Int Computers Ltd Electronic digital data processing systems
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4258418A (en) * 1978-12-28 1981-03-24 International Business Machines Corporation Variable capacity data buffer system
JPS58161193A (ja) * 1982-03-19 1983-09-24 Fujitsu Ltd 磁気バブルメモリ制御装置
US4468734A (en) * 1982-03-26 1984-08-28 International Business Machines Corporation Method of purging erroneous signals from closed ring data communication networks capable of repeatedly circulating such signals
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS62208153A (ja) * 1986-03-08 1987-09-12 Nec Corp 入出力バツフア装置
JP2684362B2 (ja) * 1986-06-18 1997-12-03 株式会社日立製作所 可変長データの記憶方式
US4965772A (en) * 1987-06-15 1990-10-23 International Business Machines Corporation Method and apparatus for communication network alert message construction
JPH0216630A (ja) * 1988-07-05 1990-01-19 Pfu Ltd 選択制御が行われるバッファ
US5155810A (en) * 1989-01-10 1992-10-13 Bull Hn Information Systems Inc. Dual FIFO peripheral with combinatorial logic circuitry
US4954987A (en) * 1989-07-17 1990-09-04 Advanced Micro Devices, Inc. Interleaved sensing system for FIFO and burst-mode memories
JPH03141936A (ja) * 1989-10-30 1991-06-17 Fujitsu Ltd 超音波探触子
US5469398A (en) * 1991-09-10 1995-11-21 Silicon Systems, Inc. Selectable width, brustable FIFO
US5262997A (en) * 1991-11-25 1993-11-16 Industrial Technology Research Institute Extendable FIFO
US5426736A (en) * 1993-05-26 1995-06-20 Digital Equipment Corporation Method and apparatus for processing input/output commands in a storage system having a command queue

Also Published As

Publication number Publication date
EP0717347A2 (en) 1996-06-19
JPH08235850A (ja) 1996-09-13
EP0717347A3 (en) 1997-06-04
KR100381823B1 (ko) 2003-07-18
CN1159629A (zh) 1997-09-17
US5673396A (en) 1997-09-30
CN1095130C (zh) 2002-11-27

Similar Documents

Publication Publication Date Title
KR960025719A (ko) 깊이와 폭을 조정가능한 선입선출 버퍼
JP3598321B2 (ja) 異なる周波数で動作するバス間でやりとりされるバッファリングデータ
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
KR930016873A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
US20040019703A1 (en) Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices
US5809557A (en) Memory array comprised of multiple FIFO devices
KR930016885A (ko) 컴퓨터 시스템 및 입력/출력 장치와 중앙처리장치간의 중재방법
KR930014089A (ko) 데이터 전송 장치
KR970002600A (ko) 집적회로 장치, 디지탈 데이타 처리 및 영상 디스플레이 신호 발생 장치, 프로세서 컴플렉스
US5414814A (en) I/O interface between VME bus and asynchronous serial data computer
US7114019B2 (en) System and method for data transmission
KR100261154B1 (ko) 직접 메모리 액세스 제어 장치
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
KR100452332B1 (ko) 데이터 읽기 및 쓰기 속도 개선 방법
JPH10240678A (ja) 拡張入出力バス
EP0568678B1 (en) Device for transmission of data
KR100258691B1 (ko) 통신처리시스템의 프로세서보드에서 데이터 폭 조절장치
KR890017912A (ko) 슈도우 dma 전송장치
KR910008416B1 (ko) 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로
KR100369363B1 (ko) 메모리를 이용한 호스트 시스템과 로컬 시스템 내부의마이크로컨트롤러 사이의 데이터 전송 및 수신 장치
KR950020095A (ko) 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러
KR100233100B1 (ko) 시분할 액서스방식을 채용한 다중 프로세서의 데이타 통신장치
KR960025063A (ko) 메모리 데이타 출력제어회로
KR20030073992A (ko) 멀티 액세스 ｆｉｆｏ 메모리
KR970019223A (ko) 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951215

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20001215

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19951215

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030414

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030415

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070330

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100331

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110330

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20120328

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130326

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140326

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160309