[go: up one dir, main page]

CN114422801B - 优化视频压缩控制逻辑的方法、系统、设备和存储介质 - Google Patents

优化视频压缩控制逻辑的方法、系统、设备和存储介质 Download PDF

Info

Publication number
CN114422801B
CN114422801B CN202111674701.XA CN202111674701A CN114422801B CN 114422801 B CN114422801 B CN 114422801B CN 202111674701 A CN202111674701 A CN 202111674701A CN 114422801 B CN114422801 B CN 114422801B
Authority
CN
China
Prior art keywords
data
out array
fifo
width
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111674701.XA
Other languages
English (en)
Other versions
CN114422801A (zh
Inventor
张贞雷
李拓
满宏涛
刘同强
周玉龙
邹晓峰
王贤坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111674701.XA priority Critical patent/CN114422801B/zh
Publication of CN114422801A publication Critical patent/CN114422801A/zh
Application granted granted Critical
Publication of CN114422801B publication Critical patent/CN114422801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供一种优化视频压缩控制逻辑的方法、系统、设备和存储介质,方法包括:将原始的RGB格式的视频数据转换为YUV格式的数据;获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度;保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。本发明优化先入先出阵列的宽度和深度以及读写控制逻辑,减少了先入先出阵列容量,并提高了视频压缩的效率。

Description

优化视频压缩控制逻辑的方法、系统、设备和存储介质
技术领域
本发明涉及视频压缩领域,更具体地,特别是指一种优化视频压缩控制逻辑的方法、系统、设备和存储介质。
背景技术
传统的基板管理控制芯片中视频压缩控制有两种模式:
模式1:主机端的视频数据,通过PCIe传递到基板管理控制芯片后,通过色彩空间转换模块(RGB2YUV),将原始的RGB格式的视频数据转换为YUV格式的数据,然后将Y、U、V数据,分别在存储片外不同起始地址的DDR空间(Y_addr,U_addr,V_addr),同时将Y、U、V的起始地址通过CPU配置给视频压缩IP。基板管理控制芯片的压缩控制逻辑根据视频压缩IP的要求,按照BLOCK(块)的顺序,产生读片外DDR的地址,然后按照BLOCK的顺序输入给视频压缩IP,完成压缩之后,将数据写入到DDR,EMAC(网卡)驱动读取完成压缩的数据,通过网络将视频数据传输至远程,进行远程显示。
模式2:主机端的视频数据,通过PCIe传递到基板管理控制芯片后,通过色彩空间转换模块(RGB2YUV),将原始的RGB格式的视频数据转换为YUV格式的数据,然后将Y、U、V数据用片内的存储资源进行缓存(RAM/FIFO),按照BLOCK格式转换的需求,需要16个Y_FIFO、8个U_FIFO和8个V_FIFO,同时根据项目实践经验,针对最大分辨率下的(1920*1200)下,FIFO(First In,First Out,先入先出)的深度为16384,宽度为8bits,才能满足FIFO不会出现满的情况,不会丢数的情况。
传统方案1存在的弊端很明显,就是基板管理控制芯片需要频繁的访问片外DDR,导致占用的内存带宽很高,极大影响CPU上允许的其他软件对内存的访问,影响基板管理控制芯片的整体性能。传统方案2的弊端就是需要极大的占用很大的片内资源,而对于芯片项目而言,片内的RAM资源是很珍贵的(因为会增大芯片的面积)。同时容量很大的RAM对于芯片的时序约束,后端设计,封装制造等都是很大的难题。
发明内容
有鉴于此,本发明实施例的目的在于提出一种优化视频压缩控制逻辑的方法、系统、计算机设备及计算机可读存储介质,本发明优化FIFO阵列的宽度和深度以及读写控制逻辑,在FIFO写入侧的速度没有下降的情况下,FIFO的读取速度将是传统方案的多倍,这样后级CMP(compress,压缩)压缩模块将可以更快的进行数据压缩,视频压缩的效率极大提升;YUV数据在FIFO阵列中缓存的时间变短,极大地减少了FIFO的深度,从而减少了FIFO容量,大大减少了成本。
基于上述目的,本发明实施例的一方面提供了一种优化视频压缩控制逻辑的方法,包括如下步骤:将原始的RGB格式的视频数据转换为YUV格式的数据;获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度;保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
在一些实施方式中,方法还包括:根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
在一些实施方式中,方法还包括:根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
在一些实施方式中,所述保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列包括:确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
本发明实施例的另一方面,提供了一种优化视频压缩控制逻辑的系统,包括:转换模块,配置用于将原始的RGB格式的视频数据转换为YUV格式的数据;设置模块,配置用于获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度;写入模块,配置用于保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及读取模块,配置用于根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
在一些实施方式中,系统还包括深度模块,配置用于:根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
在一些实施方式中,系统还包括容量模块,配置用于:根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
在一些实施方式中,所述写入模块配置用于:确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
本发明实施例的又一方面,还提供了一种计算机设备,包括:至少一个处理器;以及存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果:优化FIFO阵列的宽度和深度以及读写控制逻辑,在FIFO写入侧的速度没有下降的情况下,FIFO的读取速度将是传统方案的多倍,这样后级CMP压缩模块将可以更快的进行数据压缩,视频压缩的效率极大提升;YUV数据在FIFO阵列中缓存的时间变短,极大地减少了FIFO的深度,从而减少了FIFO容量,大大减少了成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明提供的优化视频压缩控制逻辑的方法的实施例的示意图;
图2为压缩控制中BLOCK的顺序示意图;
图3为现有技术中的FIFO与本申请中的FIFO对比图;
图4为本发明提供的优化视频压缩控制逻辑的系统的实施例的示意图;
图5为本发明提供的优化视频压缩控制逻辑的计算机设备的实施例的硬件结构示意图;
图6为本发明提供的优化视频压缩控制逻辑的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
本发明实施例的第一个方面,提出了一种优化视频压缩控制逻辑的方法的实施例。图1示出的是本发明提供的优化视频压缩控制逻辑的方法的实施例的示意图。如图1所示,本发明实施例包括如下步骤:
S1、将原始的RGB格式的视频数据转换为YUV格式的数据;
S2、获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度;
S3、保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及
S4、根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
图2为压缩控制中BLOCK的顺序示意图,如图2所示,右侧中的每一个小方框,表示左图中的8*8像素点。图中的Cb就是U分量,Cr就是V分量。以YUV420举例,Y块表示4个8*8像素点的Y分量,Cb块表示1个8*8块的U分量,Cr块表示1个8*8块的V分量。
也就是说,如果当前的压缩模式是YUV420,Video CMP IP要产生读16*16的Y分量的地址顺序,8*8的U分量的地址顺序,8*8的V分量的地址顺序。如果当前的压缩模式是YUV422,Video CMP IP要产生读16*16的Y分量的地址顺序,8*16的U分量的地址顺序,8*16的V分量的地址顺序。如果当前的压缩模式是YUV444,Video CMP IP要产生读8*8的Y分量的地址顺序,8*8的U分量的地址顺序,8*8的V分量的地址顺序。
传统方案1下:
以YUV420举例子,分辨率1024*768计算,第一个Block的顺序为:
Y分量的存储起始地址是Y_addr,
则读取Y_addr,Y_addr+1…Y_addr+15
Y_addr+1024,Y_addr+1024+1……Y_addr+1024+15
………
Y_addr+1024*15,Y_addr+1024*15+1……Y_addr+1024*15+15
U、V分量的读地址产生模式与Y分量相同,只不过在UV数据读回来之后要进行舍弃,YUV420模式下,只保留偶数行且偶数列的UV数据(或者是奇数行奇数列,偶数行奇数列,奇数行偶数列,其原则是4个Y分量共用一个UV分量)
YUV422模式下,原则是2个Y分量共用一个UV分量,保留偶数行或者偶数列/奇数行/奇数列的UV数据。
YUV444模式下,保留所有的UV分量。
传统方案2下:
将Y、U、V数据用片内的存储资源进行缓存(RAM/FIFO),按照BLOCK格式转换的需求,需要16个Y_FIFO,8个U_FIFO,8个V_FIFO组成的FIFO阵列,该方案下,FIFO_CTRL子模块接收CMP发出的读数据的控制信息,值得注意的是,FIFO_CTRL(FIFO控制模块)不关心CMP发出的读地址,而是FIFO_CTRL自己产生读写控制逻辑。
YUV写逻辑:
以YUV420模式举例(原则是保留全部的Y数据,保留偶数行偶数列的U/V数据)
将第0/16/32/48…行的Y数据写进Y_FIFO_0
将第1/17/33/49…行的Y数据写进Y_FIFO_1
将第2/18/34/50…行的Y数据写进Y_FIFO_2
……
将第15/31/47/63…行的Y数据写进Y_FIFO_15
将第0/16/32/48…行的偶数列U数据写进U_FIFO_0
将第2/18/34/50…行的偶数列U数据写进U_FIFO_1
……
将第14/30/46/62…行的偶数列U数据写进U_FIFO_7
将第0/16/32/48…行的偶数列U数据写进V_FIFO_0
将第2/18/34/50…行的偶数列U数据写进V_FIFO_1
……
将第14/30/46/62…行的偶数列U数据写进V_FIFO_7
YUV读逻辑
YUV420模式下,FIFO_CTRL不关心CMP发出的读地址,而只关心CMP发出的读使能,依次去读16次Y_FIFO_0,16次Y_FIFO_1……16次Y_FIFO_15
8次U_FIFO_0,8次U_FIFO_1……8次U_FIFO_7
8次V_FIFO_0,8次V_FIFO_1……8次V_FIFO_7
然后依次循环。
本方案在传统方案2基础上进行了优化:优化FIFO阵列的宽度和深度以及读写控制逻辑。图3为现有技术中的FIFO与本申请中的FIFO对比图,其中FIFO_OLD为现有技术中的FIFO,FIFO_NEW为本发明实施例中的FIFO。
将原始的RGB格式的视频数据转换为YUV格式的数据。获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度。
在本发明实施例中,CMP的数据总线是32bits,因此可以将FIFO的宽度设置为32bits,在其他实施例中,当CMP的数据总线是64bits时也可以将FIFO的宽度设置为64bits。传统方案2下是每一个时钟周期,写入8bits,FIFO_OLD中的RAM的写地址+1,也即是在本发明实施例中相当于需要4个时钟周期写入一次FIFO_NEW,但是整体FIFO的写入速度并没有减慢。
保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列。
在一些实施方式中,所述保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列包括:确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
例如,YUV420模式下是读4次Y_FIFO_0,4次Y_FIFO_1……4次Y_FIFO_15
2次U_FIFO_0,2次U_FIFO_1……2次U_FIFO_7
2次V_FIFO_0,2次V_FIFO_1……2次V_FIFO_7
依次循环。
根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
因此,在本提案中,读FIFO的速度将是传统方案2的4倍,一个时钟周期可以读出4个Y/U/V数据(传统方案2下是一个时钟周期读出1个Y/U/V数据),这样后级CMP压缩模块将可以更快的进行数据压缩,视频压缩的效率极大提升,YUV数据在FIFO阵列中缓存的时间就变短,因此需要的FIFO容量将比传统方案2下小。
在一些实施方式中,方法还包括:根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
在一些实施方式中,方法还包括:根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
在最高分辨率为1920*1200的情况下,需要的FIFO深度是2048,FIFO的总容量将由原来的32*16384*8/8=512KB变为32*2048*32/8=256KB,因此需要的FIFO容量是传统方案下的一半,极大减少了FIFO容量。
本发明实施例通过优化FIFO阵列的宽度和深度以及读写控制逻辑,在FIFO写入侧的速度没有下降的情况下,FIFO的读取速度将是传统方案的4倍,这样后级CMP压缩模块将可以更快的进行数据压缩,极大提升了视频压缩的效率。本发明实施例中YUV数据在FIFO阵列中缓存的时间变短,因此需要的FIFO容量将比传统方案下小,本发明实施例需要的FIFO容量是传统方案下的一半,对于芯片的后端设计,时序约束,项目成本等都是极大的优化提升。
需要特别指出的是,上述优化视频压缩控制逻辑的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于优化视频压缩控制逻辑的方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种优化视频压缩控制逻辑的系统。如图4所示,系统200包括如下模块:转换模块,配置用于将原始的RGB格式的视频数据转换为YUV格式的数据;设置模块,配置用于获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度;写入模块,配置用于保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及读取模块,配置用于根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
在一些实施方式中,系统还包括深度模块,配置用于:根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
在一些实施方式中,系统还包括容量模块,配置用于:根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
在一些实施方式中,所述写入模块配置用于:确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
基于上述目的,本发明实施例的第三个方面,提出了一种计算机设备,包括:至少一个处理器;以及存储器,存储器存储有可在处理器上运行的计算机指令,指令由处理器执行以实现如下步骤:S1、将原始的RGB格式的视频数据转换为YUV格式的数据;S2、获取数据总线的位数,并根据所述位数设置先入先出阵列的宽度;S3、保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及S4、根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
在一些实施方式中,步骤还包括:根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
在一些实施方式中,步骤还包括:根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
在一些实施方式中,所述保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列包括:确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
如图5所示,为本发明提供的上述优化视频压缩控制逻辑的计算机设备的一个实施例的硬件结构示意图。
以如图5所示的装置为例,在该装置中包括一个处理器301以及一个存储器302。
处理器301和存储器302可以通过总线或者其他方式连接,图5中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的优化视频压缩控制逻辑的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现优化视频压缩控制逻辑的方法。
存储器302可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据优化视频压缩控制逻辑的方法的使用所创建的数据等。此外,存储器302可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器302可选包括相对于处理器301远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个优化视频压缩控制逻辑的方法对应的计算机指令303存储在存储器302中,当被处理器301执行时,执行上述任意方法实施例中的优化视频压缩控制逻辑的方法。
执行上述优化视频压缩控制逻辑的方法的计算机设备的任何一个实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质,计算机可读存储介质存储有被处理器执行时执行优化视频压缩控制逻辑的方法的计算机程序。
如图6所示,为本发明提供的上述优化视频压缩控制逻辑的计算机存储介质的一个实施例的示意图。以如图6所示的计算机存储介质为例,计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,优化视频压缩控制逻辑的方法的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种优化视频压缩控制逻辑的方法,其特征在于,包括如下步骤:
将原始的RGB格式的视频数据转换为YUV格式的数据,并将Y、U、V数据用片内的存储资源进行缓存,按照BLOCK格式转换的需求,需要16个Y_FIFO,8个U_FIFO,8个V_FIFO组成的FIFO阵列,其中FIFO表示先入先出;
获取CMP压缩模块的数据总线的位数,并根据所述位数设置先入先出阵列的宽度;
保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及
根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
2.根据权利要求1所述的方法,其特征在于,方法还包括:
根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
3.根据权利要求2所述的方法,其特征在于,方法还包括:
根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
4.根据权利要求1所述的方法,其特征在于,所述保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列包括:
确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
5.一种优化视频压缩控制逻辑的系统,其特征在于,包括:
转换模块,配置用于将原始的RGB格式的视频数据转换为YUV格式的数据,并将Y、U、V数据用片内的存储资源进行缓存,按照BLOCK格式转换的需求,需要16个Y_FIFO,8个U_FIFO,8个V_FIFO组成的FIFO阵列,其中FIFO表示先入先出;
设置模块,配置用于获取CMP压缩模块的数据总线的位数,并根据所述位数设置先入先出阵列的宽度;
写入模块,配置用于保持预设写速度以将所述YUV格式的数据写入所述先入先出阵列;以及
读取模块,配置用于根据所述宽度和块格式转换的需求确定读速度,并根据所述读速度读取所述先入先出阵列中缓存的YUV格式的数据以进行数据压缩。
6.根据权利要求5所述的系统,其特征在于,系统还包括深度模块,配置用于:
根据所述视频数据的最高分辨率确定所述先入先出阵列所需的最小深度。
7.根据权利要求6所述的系统,其特征在于,系统还包括容量模块,配置用于:
根据所述先入先出阵列所需的最小深度和所述先入先出阵列的宽度确定所述先入先出阵列所需的最小总容量。
8.根据权利要求5所述的系统,其特征在于,所述写入模块配置用于:
确定压缩模式,并根据所述压缩模式确定对应的YUV格式的数据。
9. 一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
CN202111674701.XA 2021-12-31 2021-12-31 优化视频压缩控制逻辑的方法、系统、设备和存储介质 Active CN114422801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111674701.XA CN114422801B (zh) 2021-12-31 2021-12-31 优化视频压缩控制逻辑的方法、系统、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111674701.XA CN114422801B (zh) 2021-12-31 2021-12-31 优化视频压缩控制逻辑的方法、系统、设备和存储介质

Publications (2)

Publication Number Publication Date
CN114422801A CN114422801A (zh) 2022-04-29
CN114422801B true CN114422801B (zh) 2024-04-26

Family

ID=81271616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111674701.XA Active CN114422801B (zh) 2021-12-31 2021-12-31 优化视频压缩控制逻辑的方法、系统、设备和存储介质

Country Status (1)

Country Link
CN (1) CN114422801B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115086668B (zh) * 2022-07-21 2023-01-10 苏州浪潮智能科技有限公司 一种视频压缩方法、系统、设备及计算机可读存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076378A (zh) * 1992-01-30 1993-09-22 A/N股份有限公司 用于电视游戏系统等具有可编程图形处理器的外部存储系统
CA1334858C (en) * 1985-07-18 1995-03-21 J. Carroll Hill Security and alarm system
EP0717347A2 (en) * 1994-12-16 1996-06-19 Motorola, Inc. Adjustable depth/width FIFO buffer for variable width data transfers
CN101165805A (zh) * 2006-10-20 2008-04-23 凌华科技股份有限公司 多端口存储器存取控制模块
CN101309430A (zh) * 2008-06-26 2008-11-19 天津市亚安科技电子有限公司 基于fpga的视频图像预处理器
JP2009071616A (ja) * 2007-09-13 2009-04-02 Seiko Epson Corp 画像処理装置、画像処理装置の制御方法
CN102375720A (zh) * 2010-08-20 2012-03-14 瑞萨电子(中国)有限公司 异步先入先出存储器fifo的读写控制处理方法、电路及系统
CN202196287U (zh) * 2010-04-19 2012-04-18 西安丙坤电气有限公司 电力系统微机保护装置的cpu插件
GB201216701D0 (en) * 2012-09-19 2012-10-31 Canon Kk Method and device for altering a video stream
CN108282646A (zh) * 2018-01-04 2018-07-13 郑州云海信息技术有限公司 一种视频采集压缩方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US9003158B2 (en) * 2012-10-19 2015-04-07 Freescale Semiconductor, Inc. Flexible control mechanism for store gathering in a write buffer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1334858C (en) * 1985-07-18 1995-03-21 J. Carroll Hill Security and alarm system
CN1076378A (zh) * 1992-01-30 1993-09-22 A/N股份有限公司 用于电视游戏系统等具有可编程图形处理器的外部存储系统
EP0717347A2 (en) * 1994-12-16 1996-06-19 Motorola, Inc. Adjustable depth/width FIFO buffer for variable width data transfers
CN101165805A (zh) * 2006-10-20 2008-04-23 凌华科技股份有限公司 多端口存储器存取控制模块
JP2009071616A (ja) * 2007-09-13 2009-04-02 Seiko Epson Corp 画像処理装置、画像処理装置の制御方法
CN101309430A (zh) * 2008-06-26 2008-11-19 天津市亚安科技电子有限公司 基于fpga的视频图像预处理器
CN202196287U (zh) * 2010-04-19 2012-04-18 西安丙坤电气有限公司 电力系统微机保护装置的cpu插件
CN102375720A (zh) * 2010-08-20 2012-03-14 瑞萨电子(中国)有限公司 异步先入先出存储器fifo的读写控制处理方法、电路及系统
GB201216701D0 (en) * 2012-09-19 2012-10-31 Canon Kk Method and device for altering a video stream
CN108282646A (zh) * 2018-01-04 2018-07-13 郑州云海信息技术有限公司 一种视频采集压缩方法及系统

Also Published As

Publication number Publication date
CN114422801A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US20230054884A1 (en) Data read-write method and apparatus and circular queue
CN107704923B (zh) 卷积神经网络运算电路
CN107907867B (zh) 一种多工作模式的实时sar快视系统
US11010056B2 (en) Data operating method, device, and system
CN114501024B (zh) 一种视频压缩系统、方法、计算机可读存储介质及服务器
CN103888777B (zh) 运动图像压缩解压缩装置
CN115460414B (zh) 一种基板管理控制芯片的视频压缩方法、系统及相关组件
CN110799959A (zh) 一种数据压缩方法与解压方法以及相关设备
CN111683251A (zh) 一种视频数据存储方法、装置和计算机可读存储介质
WO2024074012A1 (zh) 视频传输控制方法、装置、设备及非易失性可读存储介质
CN114422801B (zh) 优化视频压缩控制逻辑的方法、系统、设备和存储介质
CN104952088A (zh) 一种对显示数据进行压缩和解压缩的方法
CN114466196B (zh) 视频数据处理方法、系统、装置及计算机可读存储介质
CN106951182A (zh) 一种块设备缓存方法和装置
CN105577985B (zh) 一种数字图像处理系统
CN116107959A (zh) 缓存方法、图像传输方法、电子设备及存储介质
CN109508782B (zh) 基于神经网络深度学习的加速电路和方法
CN103514140A (zh) 用于实现可重构系统中配置信息多发射的重构控制器
WO2024140568A1 (zh) 图像处理方法、装置、电子设备及可读存储介质
US8548275B2 (en) Image processing device and image processing method
CN116934573A (zh) 数据读写方法、存储介质及电子设备
CN108234552B (zh) 一种数据存储方法及装置
CN116431525A (zh) 应用于智能型处理器的内存管理装置与方法
KR102642744B1 (ko) 외부 메모리의 협력 액세스 방법 및 시스템, 협력 액세스 아키텍처
CN103680402B (zh) 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant