[go: up one dir, main page]

KR960025701A - 반도체 메모리장치의 기판전압 조절회로 - Google Patents

반도체 메모리장치의 기판전압 조절회로 Download PDF

Info

Publication number
KR960025701A
KR960025701A KR1019940035776A KR19940035776A KR960025701A KR 960025701 A KR960025701 A KR 960025701A KR 1019940035776 A KR1019940035776 A KR 1019940035776A KR 19940035776 A KR19940035776 A KR 19940035776A KR 960025701 A KR960025701 A KR 960025701A
Authority
KR
South Korea
Prior art keywords
voltage
channel transistors
oscillation
generating
substrate voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019940035776A
Other languages
English (en)
Other versions
KR0158478B1 (ko
Inventor
전준영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940035776A priority Critical patent/KR0158478B1/ko
Priority to US08/574,020 priority patent/US5838189A/en
Publication of KR960025701A publication Critical patent/KR960025701A/ko
Priority to US09/031,092 priority patent/US5952871A/en
Application granted granted Critical
Publication of KR0158478B1 publication Critical patent/KR0158478B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치의 전압발생 회로.
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리장치의 리프레시 특성에 따라 조절되는 기판전압을 발생시킴.
3. 발명의 해결 방법의 요지
반도체 메모리장치의 기판전압발생회로는 발진제어신호에 의해 발진신호를 발진수단과, 상기 발진신호에 의해 기판전압의 전위를 낮추어 차지펌핑하여 백바이어스전압을 발생하는 수단 및 기판전압의 레벨을 감지한 후 리플레시 특성에 따라 상기 발진제어신호의 주기를 조절하는 전압조절수단들을 구비한다. 그러므로 전압조절수단은 스위칭소자들을 선택적으로 제어되어 채널트랜지스터들의 채널 저항을 가변시키므로서 반도체 메모리 장치의 리프레시 특성에 따라 감지전압을 상승 또는 하강 조절할 수 있는 발잔제어신호를 발생한다.
4. 발명의 중요한 용도
반도체 메모리장치에서 리플레시 특성에 따라 조절된 기판전압을 발생시킴.

Description

반도체 메모리장치의 기판전압 조절회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 기판전압발생회로의 전압검출부 구성도, 제3도는 의해 조절되는 기판전압의 특성도.

Claims (12)

  1. 발진제어신호에 의해 발진신호를 발생하는 발진수단과, 상기 발진신호에 의해 기판전압의 전위를 낮추어 차지펌핑하여 백바이어스전압을 발생하는 수단을 구비하는 반도체 메모리장치의 기판전압전압발생회로에 있어서, 게이트전극들이 소정 레벨의 전압에 공통으로 연결되고 전원전압과 접속노드 사이에 직렬 연결되는 적어도 두개의 채널트랜지스터들과, 모오스트랜지스터들의 드레인전극과 소오스전극 사이에 병렬연결되는 스위칭소자들과, 상기 접속노드와 기판전압 사이에 연결되며 게이트전극이 상기 기판전압에 연결되는 모오스트랜지스터와, 상기 접속노드에 연결되며 상기 출력노드의 감지전압 레벨에 따라 상기 발진제어신호를 발생하는 수단으로 구성되어, 리프레시 특성에 따라 상기 스위칭 소자들을 선택적으로 제어하여 상기 채널트랜지스터들의 채널 저항을 가변시키므로서, 상기 감지전압을 조절할 수 있는 것을 특징으로 하는 기판전압발생회로.
  2. 제1항에 있어서, 상기 스위칭소자가 휴즈이며, 레이저에 의해 선택적으로 커팅됨을 특징으로 하는 기판전압발생회로.
  3. 제2항에 있어서, 상기 채널트랜지스터들의 게이트전극이 접지전압에 공통으로 연결되는 피채널트랜지스터인 것을 특징으로 하는 기판전압발생회로.
  4. 발진제어신호에 의해 발진신호를 발생하는 발진수단과, 상기 발진산호에 의해 기판전압의 전위를 낮추어 차지펌핑하여 백바이어스전압을 발생하는 수단을 구비하는 반도체 메모리장치의 기판잔압전압발생회로에 있어서, 기판전압에 드레인전극과 게이트전극이 공통연결되는 모오스트랜지스너와, 상기 전원전압단에 접속되는 접속노드와, 게이트전극들이 소정 레벨의 전압에 공통으로 연결되고 접속노드와 상기 모오스트랜지스터의 소오스전극 사이에 직결 연결되는 적어도 두개의 채널트랜지스터들과, 모오스트랜지스터들의 드레인전극과 소오스전극 사이에 병렬연결되는 스위칭소자들과, 상기 접속노드에 연결되며 상기 출력노드의 감지전압 레벨에 따라 상기 발진제어신호를 발생하는 수단으로 구성되어, 리프레시 특성에 따라 상기 스위칭소자들을 선택적으로 제어하여 상기 채널트랜지스터들의 채널 저항을 가변시키므로서 상기 감지전압을 조절할 수 있는 것을 특징으로 하는 기판전압발생회로.
  5. 제4항에 있어서, 상기 스의칭소자가 휴즈이며, 레이저에 의해 선택적으로 커팅됨을 특징으로 하는 기판전압발생회로.
  6. 제5항에 있어서, 상기 채널트랜지스터들이 게이트전극이 전원전압에 공통으로 연결되는 엔채널트랜지스터인 것을 특징으로 하는 기판전압발생회로.
  7. 발진제어신호에 의해 발진신호를 발생하는 발진수단돠, 발진신호에 의해 기판전압의 전위를 낮추어 차지펌핑하여 백바이어스전압을 발생하는 수단을 구비하는 반도체 메모리장치의 기판전압전압발생회로에 있어서, 기판전압에 드레인전극과 게이트전극이 공통 연결되는 모오스트랜지스터와, 게이트전극들이 제2전압레벨의 전압에 공통으로 연결되고 전원전압과 접속노드 사이에 직렬 연결되는 적어도 두개의 제2채널트랜지스터들과, 제2채널트랜지스터들의 드레인전극과 소오스전극 사이에 병렬연결되는 스위칭소자들로 구성되는 제1조절 수단과, 게이트전극들이 제1전압레벨의 전압에 공통으로 연결되고 접속노드와 상기 모오스트랜지스터의 소오스전극 사이에 직렬 연결되는 적어도 두개의 제2채널트랜지스터들과, 상기 제2채널트랜지스터들의 드레인전극과 소오스전극 사이에 병렬연결되는 스위칭소자들로 구성되는 제2조절수단과, 상기 접속노드에 연결되며 상기 접속노드의 감지전암 레벨에 따라 상기 발진제어신호를 발생하는 수단으로 구성되어, 상기 스의칭소자들을 선택적으로 제어하여 상기 채널트랜지스터들의 채널 저항을 가변시키므로서 상기 반도체 메모리장치의 리프레시 특성에 따라 상기 감지전압을 상승 또는 하강 조절할 수 있는 것을 특징으로 하는 기판전압발생회로.
  8. 제7항에 있어서, 상기 스위칭소자가 휴즈이며, 레이저에 의해 선택적으로 커팅됨을 특징으로 하는 기판전압발생회로.
  9. 제8항에 있어서, 상기 제1채널트랜지스터들의 게이트전극이 전원잔압에 공통으로 연결되는 엔채널트랜지스터이고, 상기 제2채널트랜지스터들이 게이트전극이 접지전압에 공통으로 연결되는 피채널트랜지스터인 것을 특징을 하는 기판전압발생회로.
  10. 발진제어신호에 의해 발진신호를 발생하는 발진수단과, 상기 발진신호에 의해 기판전압의 전위를 낮추어 차지펌핑하여 백바이어스전압을 발생하는 수단을 구비하는 반도체 메모리장치의 기판전압전압발생회로에 있어서, 게이트전극들이 제2전압레벨의 전압에 공통으로 연결되고 전원전압과 제1접속노드 사이에 직렬 연결되는 적어도 두개의 제2채널트랜지스터들과, 제1채널트랜지스터들의 드레인전극과 소오스전극 사이에 병렬 연결되는 스위칭소자들로 구성되는 제1조절수단과, 게이트전극들이 기판전압에 공통으로 연결되고 상기 제1접속노드와 제2접속노드 사이에 직렬연결되는 적어도 두개의 제2채널트랜지스터들과, 상기 제2채널트랜지스터들의 드레인전극과 소오스전극 사이에 병렬 연결되는 스위칭소자들로 구성되는 제3조절수단과, 게이트전극들이 제1전압레벨의 전압에 공통으로 연결되고 접속노드와 상기 모오스트랜지스터의 소오스전극 사이에 직렬 연결되는 적어도 두개의 제2채널트랜지스터들과, 상가 제2채널트랜지스터들의 드레인전극과 소오스전극 사이에 병렬 연결되는 스위칭소자들로 구성되는 제2조절수단과, 상기 재1접속노드에 연결되며 상기 접속노드의 감지전암 레벨에 따라 상기 발진제어신호를 발생하는 수단으로 구성되어, 상기 스위칭소자들을 선택적으로 제어하여 상기 채널트랜지스터들의 채널 저항을 가변시키므로서 상기 반도체 메모리장치의 리프레시 특성에 따라 상기 감지전압을 상승 또는 하강 조절할 수 있는 것을 특징으로 하는 기판전압발생회로.
  11. 제9항에 있어서, 상기 스위친소자가 휴즈이며, 레이저에 의해 선택적으로 커팅됨을 특징으로 하는 기판 전압발생회로.
  12. 제11항에 있어서, 상기 제1채널트랜지스터들이 게이트전극이 전원전압에 공통으로 연결되는 엔채널트랜지스터이고, 상기 제2채널트랜지스트들이 게이트전극이 접지전압에 공통으로 연결되는 피채널트랜지스터인 것을 특징으로 하는 기판전압발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035776A 1994-12-21 1994-12-21 반도체 메모리장치의 기판전압 조절회로 Expired - Fee Related KR0158478B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940035776A KR0158478B1 (ko) 1994-12-21 1994-12-21 반도체 메모리장치의 기판전압 조절회로
US08/574,020 US5838189A (en) 1994-12-21 1995-12-18 Substrate voltage generating circuit of semiconductor memory device
US09/031,092 US5952871A (en) 1994-12-21 1998-02-26 Substrate voltage generating circuit of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035776A KR0158478B1 (ko) 1994-12-21 1994-12-21 반도체 메모리장치의 기판전압 조절회로

Publications (2)

Publication Number Publication Date
KR960025701A true KR960025701A (ko) 1996-07-20
KR0158478B1 KR0158478B1 (ko) 1999-02-01

Family

ID=19402785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035776A Expired - Fee Related KR0158478B1 (ko) 1994-12-21 1994-12-21 반도체 메모리장치의 기판전압 조절회로

Country Status (2)

Country Link
US (2) US5838189A (ko)
KR (1) KR0158478B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317197B1 (ko) * 1999-12-27 2001-12-24 박종섭 기판 바이어스 회로
KR100745947B1 (ko) * 1998-12-30 2008-01-09 주식회사 하이닉스반도체 셀프 리프레쉬 장치_

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064250A (en) * 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
US6198337B1 (en) * 1996-12-11 2001-03-06 A & Cmos Communications Device Inc. Semiconductor device for outputting a reference voltage, a crystal oscillator device comprising the same, and a method of producing the crystal oscillator device
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10326489A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 半導体集積回路装置
US6194954B1 (en) * 1997-12-31 2001-02-27 Hyundai Electronics Industries Co., Ltd. Voltage controlled generator for semiconductor devices
KR100300034B1 (ko) * 1998-02-07 2001-09-06 김영환 반도체소자의기판전압인가회로
KR100378182B1 (ko) * 1999-09-27 2003-03-29 삼성전자주식회사 병렬 연결된 다수의 개별 시그너쳐 회로를 포함하는반도체 장치의 입력 회로 및 개별 시그너쳐 회로
JP2001284991A (ja) * 2000-03-31 2001-10-12 Sumitomo Electric Ind Ltd ソースフォロア回路、レーザ駆動装置、半導体レーザ装置、電流電圧変換回路および受光回路
US6456153B2 (en) 2000-05-04 2002-09-24 Texas Instruments Incorporated Method and apparatus for a regulated power supply including a charge pump with sampled feedback
KR100833587B1 (ko) * 2001-12-22 2008-05-30 주식회사 하이닉스반도체 리프레시 특성 향상을 위한 반도체 메모리 장치
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
DE10218097B4 (de) * 2002-04-23 2004-02-26 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung
US6686791B2 (en) * 2002-04-25 2004-02-03 Intel Corporation Oxide anti-fuse structure utilizing high voltage transistors
US6791893B2 (en) * 2002-06-12 2004-09-14 Micron Technology, Inc. Regulating voltages in semiconductor devices
JP4303930B2 (ja) * 2002-09-11 2009-07-29 Ｏｋｉセミコンダクタ株式会社 電圧発生装置
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7649402B1 (en) * 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7692477B1 (en) * 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
TW200813444A (en) * 2006-09-13 2008-03-16 Advanced Analog Technology Inc Negative voltage detector
KR100834404B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
KR100856061B1 (ko) * 2007-03-02 2008-09-02 주식회사 하이닉스반도체 온도에 의존적인 음전압을 공급하는 공급장치.
US9355688B2 (en) 2012-05-08 2016-05-31 Intel Corporation Adaptive voltage input to a charge pump
US8810283B2 (en) * 2012-05-22 2014-08-19 Analog Devices, Inc. CMOS transistor linearization method
CN113489477B (zh) * 2021-07-02 2024-04-02 山东汉旗科技有限公司 新型的pmos管衬底切换电路控制方法及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039877A (en) * 1990-08-30 1991-08-13 Micron Technology, Inc. Low current substrate bias generator
KR940005691B1 (ko) * 1991-10-25 1994-06-22 삼성전자 주식회사 기판전압 발생 장치의 차아지 펌프회로
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5554953A (en) * 1992-10-07 1996-09-10 Matsushita Electric Industrial Co., Ltd. Internal reduced-voltage generator for semiconductor integrated circuit
JPH06324753A (ja) * 1993-05-13 1994-11-25 Fujitsu Ltd 定電圧発生回路及び半導体記憶装置
US5572147A (en) * 1995-09-08 1996-11-05 United Microelectronics Corporation Power supply voltage detector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745947B1 (ko) * 1998-12-30 2008-01-09 주식회사 하이닉스반도체 셀프 리프레쉬 장치_
KR100317197B1 (ko) * 1999-12-27 2001-12-24 박종섭 기판 바이어스 회로

Also Published As

Publication number Publication date
US5952871A (en) 1999-09-14
US5838189A (en) 1998-11-17
KR0158478B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960025701A (ko) 반도체 메모리장치의 기판전압 조절회로
JP2998944B2 (ja) リングオシレータ
KR950025774A (ko) 더 안정된 기준 전위를 발생하는 기준 전위 발생회로, 검출된 전위가 소정의 레벨에 도달해 있는지의 여부를 판정하는 전위 검출회로 및 이것을 구비한 반도체 집적회로 장치
KR960005602A (ko) 저소비전력으로 안정하게 저전원전압하에서 동작하는 반도체기억장치
KR970017680A (ko) 반도체 메모리 장치
KR920010900A (ko) 반도체지연회로
KR870008243A (ko) 기준전압발생 회로
KR940006263A (ko) 기준전위 발생회로와 그것을 사용한 반도체 집적회로
KR970700395A (ko) 고전압 검출을 이용한 항복 방지용 회로(breakdown protection circuit using high voltage detection)
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR970017594A (ko) 반도체 메모리장치의 차아지 펌프 회로
JP3425956B2 (ja) 電圧を安定にするための回路および方法
KR930005029A (ko) 내부 전원 강압 회로
KR970003918A (ko) 반도체 소자의 기판 전압 레규레이터 장치
KR970051073A (ko) 반도체 장치의 전압클램프회로
KR930020847A (ko) 기준전류 발생회로
KR970072377A (ko) 보호 회로
KR930001236A (ko) 전원전압 변동에 둔감한 특성을 갖는 기판 전압 레벨 감지회로
KR960039524A (ko) 반도체장치 및 반도체장치의 내부전원전위의 조정방법
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR910001775A (ko) 반도체 기억장치
KR960038968A (ko) 반도체 메모리장치의 전원전압발생회로
KR960009155A (ko) 반도체 소자의 전압 조정 회로
KR970029748A (ko) 반도체 장치의 기준전압 발생회로
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120806

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120806