[go: up one dir, main page]

KR950034269A - 비휘발성 반도체 메모리 장치 - Google Patents

비휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR950034269A
KR950034269A KR1019950002865A KR19950002865A KR950034269A KR 950034269 A KR950034269 A KR 950034269A KR 1019950002865 A KR1019950002865 A KR 1019950002865A KR 19950002865 A KR19950002865 A KR 19950002865A KR 950034269 A KR950034269 A KR 950034269A
Authority
KR
South Korea
Prior art keywords
memory cell
matrix
group
nonvolatile semiconductor
semiconductor memory
Prior art date
Application number
KR1019950002865A
Other languages
English (en)
Other versions
KR100280133B1 (ko
Inventor
다께시 오까자와
겐지 사이또
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950034269A publication Critical patent/KR950034269A/ko
Application granted granted Critical
Publication of KR100280133B1 publication Critical patent/KR100280133B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

다수의 반도체 메로리 셀들이 매트릭스의 형태로 배열되며 전기적 소거와 재프로그래밍이 가능하다. 각 워드라인을 매트릭스의 각 로우에 있는 메로리 셀에 공통으로 제공되며 상기 메모리 셀의 게이트에 공통으로 접속되고, 각 비트 라인은 상기 매트릭스의 각 컬럼에 있는 상기 메모리 셀에 공통으로 제공되며 상기 메모리 셀의 드레인에 공통으로 접속된다. 각각의 공통 소스 라인들은 상기 매트릭스의 인접 로우들의 각 쌍에 있는 상기 메로리 셀의 소스에 공통으로 접속된다. 상기 매트릭스의 선정된 로우나 로우 쌍에 있는 상기 메모리 셀 그룹은 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로 동작한다.

Description

비휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 도시한 개략도.

Claims (15)

  1. 매트릭스 형태로 배열되고 전기적 소거와 재프로그래밍이 가능한 다수의 비휘발성 반도체 메모리 셀; 각각이 상기 매트릭스의 각 로우에 있는 상기 메모리 셀에 공통으로 제공되고 상기 메모리 셀의 게이트레 공통으로 접속된 워드 라인; 각각이 상기 매트릭스의 각 컬럼에 있는 상기 메모리 셀에 공통으로 제공되고 상기 메모리 셀의 드레인에 공통으로 접속된 비트 라인; 및 각각이 상기 매트릭스의 각 로우에 있는 상기 메모리 셀의 소스에 공통으로 접속된 공통 소스 라인을 포함하고, 상기 매트릭스의 선정된 로우 내에 있는 메모리 셀 그룹은 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 매트릭스의 개개의 로우에 대한 상기 공통 소스 라인을 선정된 전압에 선택적으로 셋팅하기 위한 선택 수단을 더 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  3. 매트릭스 형태로 배열되고 전기적 소거와 재프로그래밍이 가능한 다수의 반도체 메모리 셀; 각각이 상기 매트릭스의 각 로우에 있는 메모리 셀에 공통으로 제공되고 상기 메모리 셀의 게이트에 공통으로 접속된 워드라인; 각각이 상기 매트릭스의 각 컬럼에 있는 상기 메모리 셀에 공통으로 제공되고 상기 메모리 셀의 드레인에 공통으로 접속된 비트 라인; 및 각각이 상기 매트릭스의 인접한 로우의 각 쌍에 있는 상기 메모리 셀의 소스에 공통으로 접속된 공통 소스 라인을 포함하고, 상기 매트릭스의 선정된 로우 쌍 내에 있는 메모리 셀 그룹은 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 매트릭스의 개개의 로우 쌍에 대한 상기 공통 소스 라인을 선정된 전압에 선택적으로 셋팅하기 위한 선택 수단을 더 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 선택 수단이 상기 메모리 셀에 저장된 데이타를 소거하기에 충분한 소거 전위를 상기 공통 소스 라인에 공급하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  6. 제3항에 있어서, 상기 선택 수단이 상기 메모리 셀에 저장된 데이타를 소거하기에 충분한 소거 전위를 상기 공통 소스 라인에 공급하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  7. 제5항에 있어서, 상기 선택 수단에 의하여 선택적으로 제공된 상기 소거 전위를 갖는 공통 소스 라인에 접속된 모든 상기 메모리 셀들이 동시에 총체적 소거의 대상이 되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  8. 제1항에 있어서, 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  9. 제2항에 있어서 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  10. 제3항에 있어서, 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  11. 제4항에 있어서, 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  12. 제5항에 있어서, 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  13. 제6항에 있어서, 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  14. 제7항에 있어서, 상기 매트릭스의 선정된 컬럼 내에 있는 메모리 셀 그룹이 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  15. 매트릭스 형태로 배열되고 전기적 소거와 재프로그래밍이 가능한 다수의 비휘발성 메모리 셀; 각각이 상기 매트릭스의 각 로우에 있는 상기 메모리 셀에 공통으로 제공되고 상기 메모리 셀의 게이트에 공통으로 접속된 워드 라인; 각각이 상기 매트릭스의 각 컬럼에 있는 상기 메모리 셀에 공통으로 제공되고 상기 메모리 셀의 드레인에 공통으로 접속된 비트 라인; 및 N(N 은 3이상의 정수)개의 인접 로우들의 각 로우 그룹에 있는 상기 메모리 셀의 소스에 공통으로 접속된 공통 소스 라인을 포함하고, 선정된 N로우 그룹 내에 있는 메모리 셀 그룹은 다른 그룹을 대체하기 위한 리던던트 메모리 셀 그룹으로서 동작하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002865A 1994-02-16 1995-02-16 비휘발성 반도체 메모리 장치 KR100280133B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP94-042006 1994-02-16
JP94-42006 1994-02-16
JP4200694A JP2751821B2 (ja) 1994-02-16 1994-02-16 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950034269A true KR950034269A (ko) 1995-12-28
KR100280133B1 KR100280133B1 (ko) 2001-02-01

Family

ID=12624107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002865A KR100280133B1 (ko) 1994-02-16 1995-02-16 비휘발성 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US5523976A (ko)
JP (1) JP2751821B2 (ko)
KR (1) KR100280133B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996106A (en) 1997-02-04 1999-11-30 Micron Technology, Inc. Multi bank test mode for memory devices
US5913928A (en) * 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
JP3574322B2 (ja) * 1998-03-25 2004-10-06 シャープ株式会社 不揮発性半導体メモリの冗長方法
ITMI981123A1 (it) * 1998-05-21 1999-11-21 Sgs Thomson Microelectronics Metodo processo e dispositivo per l'individuazione di difetti puntuali che provocano correnti di leakage in un dispositivo di memoria non
US6496427B2 (en) * 2000-08-28 2002-12-17 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
JP2004288347A (ja) * 2003-03-03 2004-10-14 Renesas Technology Corp 連想メモリ
CN103811061B (zh) * 2014-03-05 2016-08-24 上海华虹宏力半导体制造有限公司 Eeprom及其存储阵列
KR102641734B1 (ko) * 2018-05-31 2024-03-04 삼성전자주식회사 3차원 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2626401B1 (fr) * 1988-01-26 1990-05-18 Sgs Thomson Microelectronics Memoire eeprom a grille flottante avec transistor de selection de ligne de source
NL8900026A (nl) * 1989-01-06 1990-08-01 Philips Nv Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens.
JPH03104097A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
US5185718A (en) * 1991-02-19 1993-02-09 Catalyst Semiconductor Corporation Memory array architecture for flash memory
JP3144002B2 (ja) * 1991-11-20 2001-03-07 富士通株式会社 フラッシュ・メモリ
JP2816062B2 (ja) * 1992-10-05 1998-10-27 株式会社東芝 メモリセルの情報の消去方法
JPH0721789A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp 半導体装置及びその記憶素子の入れ替え方法
JP3212421B2 (ja) * 1993-09-20 2001-09-25 富士通株式会社 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US5523976A (en) 1996-06-04
JPH07230700A (ja) 1995-08-29
KR100280133B1 (ko) 2001-02-01
JP2751821B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
US5294819A (en) Single-transistor cell EEPROM array for analog or digital storage
US4422161A (en) Memory array with redundant elements
KR960035654A (ko) 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR900003885A (ko) 불휘발성 반도체메모리
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
TW200506949A (en) Nonvolatile semiconductor memory device and control method thereof
KR970029862A (ko) 불휘발성 반도체기억장치
KR950704789A (ko) 전계 산화물 아일랜드가 제거되는 메모리 어레이 및 방법(memory array with field oxide islands eliminated and method)
KR960019315A (ko) 불휘발성 반도체 메모리장치
KR970029865A (ko) Nand구조 셀을 갖는 플레시 eeprom
KR930014612A (ko) 불 휘발성 반도체 메모리 장치
EP0477938B1 (en) Semiconductor memory device
KR920008928A (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR950020740A (ko) 불휘발성 반도체 메모리장치
RU2000125741A (ru) Режим стирания страницы в матрице флэш-памяти
JPH11312390A (ja) Ｅｅｐｒｏｍおよびｅｅｐｒｏｍの制御方法
KR940022565A (ko) 메모리 셀의 과소거시에도 데이타를 판독 출력하는 전기적으로 소거가능한 비휘발성 반도체 메모리
KR960005620A (ko) 비휘발성 메모리
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
KR930018588A (ko) 불휘발성 반도체 메모리장치
US20070014157A1 (en) Semiconductor device including memory cells and current limiter
KR950034269A (ko) 비휘발성 반도체 메모리 장치
US20090279361A1 (en) Addressable Memory Array

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950216

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971103

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950216

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000428

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001019

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031023

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041025

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051025

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071026

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20081024

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20081024

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101009