[go: up one dir, main page]

KR950026124A - 단축된 로크 시간을 갖는 피엘엘(pll) 회로 - Google Patents

단축된 로크 시간을 갖는 피엘엘(pll) 회로 Download PDF

Info

Publication number
KR950026124A
KR950026124A KR1019950004117A KR19950004117A KR950026124A KR 950026124 A KR950026124 A KR 950026124A KR 1019950004117 A KR1019950004117 A KR 1019950004117A KR 19950004117 A KR19950004117 A KR 19950004117A KR 950026124 A KR950026124 A KR 950026124A
Authority
KR
South Korea
Prior art keywords
signal
circuit
frequency
time constant
phase
Prior art date
Application number
KR1019950004117A
Other languages
English (en)
Other versions
KR100204842B1 (ko
Inventor
도요 곤도
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950026124A publication Critical patent/KR950026124A/ko
Application granted granted Critical
Publication of KR100204842B1 publication Critical patent/KR100204842B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 제어 전압에 의해 발진 주파수가 제어되는 VCO, 주파수 분할비에 의해 VCO의 발진 신호의 주파수를 분할하여 주파수 분할된신호를 발생하는 분할기, 기준 신호와 주파수 분할된 신호사이의 위상차를 나타내는 위상 비교 신호를 발생하는 위상 비교기, 및 VCO를 제어하기 위해 사용되는 제어 전압으로 위상 비교 신호를 변환하는 필터를 포함하는 PLL 회로에 관한 것이다. VCO의 발진 주파수는 주파수 분할비의 변동에 의해 현재 주파수로부터 변하여 로크 기간이 경과하고 나서 신규 주파수로 로크된다. 로크 기간동안 여러번 필터 회로의 시정수를 가변하는 제어 회로도 제공되며, 이 제어 회로는 위상 비교기의 출력에 응답하여 동작한다.

Description

단축된 로크 시간을 갖는 피엘엘(PLL) 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 따른 PLL회로로 도시한 블럭도.
제5도는 본 발명의 제2실시예에 따른 PLL회로를 도시한 블럭도.

Claims (7)

  1. 제1 신호와 제2신호사아의 위상차를 나타내는 출력 신호를 발생하는 위상 비교기, 상기 출력 신호를제어 전압으로 변환하는 시정수를 갖는 회로 수단, 상기 제어 전압에 의해 제어가능한 발진 신호를 발생하는 발진 회로, 및 그의 내부에 설정되어 있는 주파수 분할비 데이터에 의해 상기 발진 신호를 분할하여 상기 제2신호를 발생하는 주파수 분할 회로를 포함하며, 상기 회로 수단은 사기 주파수 분할 회로의 주파수 분할비 데이터를 변경하는 것에 의해 발생된 상기 위상 비교기의 상기 출력 신호의 제1변화에 응답하여 상기 시정수가 제1값을 갖게 하고, 상기 위상 비교기의 상기 출력 신호의 제2변화에 응답하여 상기 시정수를 상기 제1값에서 상기 제1값보다 큰 제2값으로 변경하는 스위칭 회로를 구비하는 것을 특징으로 하는 PLL회로.
  2. 제1항에 있어서, 상기 출력 신호의 상기 제1변화는 상기 주파수 분할비 데이타를 변경하는 것에 의해, 상기 제1 및 제2신호중의 하나의 신호가 상기 제2 및 제2신호중의 다른 신호보다 위상이 앞서는 것을 나타내고, 상기 출력 신호의 상기 제2변화는 상기 제1 및 제2신호중의 상기 다른 신호가 상기 제1 및 제2신호중의 상기 하나의 신호보다 위상이 앞서는 것을 나타내는 것을 특징으로 하는 PLL 회로.
  3. 제1항에 있어서, 상기 위상 비교기의 상기 출력 신호는 발진 회로에게 상기 발진 신호의 주파수를 증가시킬 것을 지시하는 제1커멘드 신호 및 상기 발진 회로에게 상기 발진 신호의 주파수를 낮출 것을 지시하는 제2커맨드 신호를 구비하고, 상기 출력 신호의 상기 제1변화는 상기 제1 및 제2커맨드 신호중의 하나의 발생에 의해 표시되고, 상기 출력 신호의 상기 제2변화는 상기 제1 및 제2커맨드 신호중의 다른 신호의 발생에 의해 표시되는 것을 특징으로 하는 PLL회로.
  4. 제어 신호에 의해 제어가능한 발진 신호를 발생하는 발진기. 그의 내부에 설정되어 있는 분할비 데이터에 의해 상기 발진 신호의 주파수를 분할하여 피드백 신호를 밸생하는 분할기, 상기 피드백 신호와 기준 신호의 위상을 비교하고, 상기 피드백 신호가 상기 기준 신호보다 위상이 앞설때를 액티브 레벨로서 간주하는 제1출력 신호 및 상기 기준 신호가 상기 피드백 신호보다 위상이 앞설때를 액티브 레벨로서 간주하는 제2출력 신호를 발생하는 위상 비교기, 상기 제1 및 제2출력 신호에 응답하여 가변 시정수로 상기 제어 신호를 발생하는 회로 수단 및 상기 분할비 데이터의 변화에 응답하여 상기 가변 시정수를 제1값으로 제어하고, 상기 제1 및 제2의 출력 신호중의 하나의 신호가 상기 액티브 레벨로서 간주되는 상기 제1 및 제2출력 신호중의 다른 신호 대신에 상기 액티브 레벨로 간주될 때 상기 제1값보다 큰 제2값으로 상기 가변 시정수를 제어하는 수단을 포함하는 것을 특징으로 하는 PLL 회로.
  5. 제4항에 있어서, 상기 회로 수단은 저항 회로를 구비하고, 상기 제어수단은 상기 저항 회로에 공급되는 제1 및 제2제어 신호를 발생하고, 상기 저항 회로는 상기 제1제어 신호에 응답하여 상기 가변 시정수가 상기 제1값을 갖게 하는 제1저항값 및 상기 제2신호에 응답하여 상기 가변 시정수가 상기제2값을 갖게 하는 제2저항값을 제공하는 것을 특징으로 하는 PLL 회로.
  6. 제어 전압에 의해 발진이 제어되고 발진 신호를 발생하는 발진기.그의 내부의 주파수 분할비에 응답하여 상기 발진 신호의 주파수를 분할하여 제1신호를 발생하는 분할기. 상기 제1신호 및 제2신호를 수신하고 상기 제1신호사이의 위상차를 나타내는제어 신호를 발생하는 회로 수단; 시정수에 의해 상기 제어 신호를 상기 제어 전압으로 변환하는 필터 수단. 상기 회로 수단 및 필터 수단에 결합되어 로크 기간동안 여러번 상기 회로 수단의 상기 시정수를 변경하여 상기 로크 기간을 단축하는 제어 수단을 포함하며, 상기 발진기의 상기 발진 신호는 상기 주파수 분할비의 변동에 응답하여 주파수가 변경된후 로크 기간이 경과하고 나서 현재 주파수에서 신규 주파수로 로크되는 것을 특징으로하는 PLL회로.
  7. 제6항에 있어서, 상기 시정수는 상기 로크 기간중 상기 여러번에 걸쳐 서서히 커지는 것을 특징으로 하는 PLL회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004117A 1994-02-28 1995-02-28 단축된 로크시간을 갖는 피엘엘 회로 KR100204842B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-30679 1994-02-28
JP3067994 1994-02-28

Publications (2)

Publication Number Publication Date
KR950026124A true KR950026124A (ko) 1995-09-18
KR100204842B1 KR100204842B1 (ko) 1999-06-15

Family

ID=12310393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004117A KR100204842B1 (ko) 1994-02-28 1995-02-28 단축된 로크시간을 갖는 피엘엘 회로

Country Status (4)

Country Link
US (1) US5534823A (ko)
EP (1) EP0669722B1 (ko)
KR (1) KR100204842B1 (ko)
DE (1) DE69523193D1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799246A (en) * 1994-06-21 1998-08-25 Motorola, Inc. Radio with synthesizer and VCO
JPH08316805A (ja) * 1995-05-16 1996-11-29 Nec Corp 周波数差検出回路
US5731723A (en) * 1995-12-11 1998-03-24 Texas Instruments, Incorporated Half symbol delay calibration for phase window centering
GB2312578B (en) * 1996-04-25 2000-07-05 Plessey Semiconductors Ltd Phase-locked loops
US5675292A (en) * 1996-06-05 1997-10-07 Mccune, Jr.; Earl W. Phase lock loop enabling smooth loop bandwidth switching over a wide range
JPH11510988A (ja) * 1996-06-06 1999-09-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 水平同期の復原
JPH1051304A (ja) * 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd Ｐｌｌ
DE69713241T2 (de) * 1996-10-08 2003-02-20 Sony Corp., Tokio/Tokyo Empfangsvorrichtung und -verfahren und Phasenregelkreis
US6100767A (en) * 1997-09-29 2000-08-08 Sanyo Electric Co., Ltd. Phase-locked loop with improved trade-off between lock-up time and power dissipation
US5959478A (en) * 1997-10-31 1999-09-28 Vlsi Technology, Inc. Phase-locked loop having improved locking times and a method of operation therefore
EP0917292A3 (en) * 1997-11-13 2001-08-16 Lsi Logic Corporation Dual-loop phase-locked loop
US6054903A (en) * 1997-11-13 2000-04-25 Lsi Logic Corporation Dual-loop PLL with adaptive time constant reduction on first loop
JP3851064B2 (ja) 1999-06-30 2006-11-29 インフィネオン テクノロジース アクチエンゲゼルシャフト Ｐｌｌシンセサイザ
US6462594B1 (en) * 2000-11-08 2002-10-08 Xilinx, Inc. Digitally programmable phase-lock loop for high-speed data communications
JP2003087116A (ja) 2001-09-14 2003-03-20 Nec Saitama Ltd Ｐｌｌシンセサイザ
GB2393863B (en) * 2001-09-14 2004-09-15 Nec Corp PLL synthesizer in a cellular phone
GB2383697A (en) * 2001-12-27 2003-07-02 Zarlink Semiconductor Inc Method of speeding lock of PLL
JP4364621B2 (ja) * 2003-12-04 2009-11-18 富士通マイクロエレクトロニクス株式会社 クロックジェネレータ
JP4279180B2 (ja) * 2004-03-09 2009-06-17 Ｏｋｉセミコンダクタ株式会社 局所発振回路
US7369002B2 (en) * 2005-07-28 2008-05-06 Zarlink Semiconductor, Inc. Phase locked loop fast lock method
KR100660638B1 (ko) * 2005-10-26 2006-12-21 삼성전자주식회사 고전압 발생 회로 및 이를 구비하는 반도체 장치
US7612618B2 (en) * 2006-12-04 2009-11-03 Electronics And Telecommunications Research Institute PLL apparatus for OFDM system having variable channel bands and operating method thereof
JP4641325B2 (ja) * 2007-03-16 2011-03-02 富士通株式会社 Ｐｌｌ周波数シンセサイザ
US8370318B2 (en) * 2008-12-19 2013-02-05 Oracle International Corporation Time limited lock ownership
US8508303B2 (en) 2009-04-01 2013-08-13 Panasonic Corporation Digital frequency/phase locked loop
FR3071331B1 (fr) 2017-09-19 2020-02-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boucle a verrouillage de frequence avec transistion tension/frequence rapide
CN116584714B (zh) * 2023-07-18 2023-10-20 杭州拓尔微电子有限公司 启动控制装置、电子雾化器及其模组

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider
JPH0617377B2 (ja) * 1983-06-27 1994-03-09 三井石油化学工業株式会社 硬化性組成物の硬化方法
JPS6292521A (ja) * 1985-10-17 1987-04-28 Matsushita Electric Ind Co Ltd ２モ−ドｐｌｌ回路
JPH0294710A (ja) * 1988-09-29 1990-04-05 Nec Corp 周波数シンセサイザー発振器
US4926141A (en) * 1989-05-01 1990-05-15 Motorola, Inc. Frequency synthesizer with improved automatic control of loop bandwidth selection
DE3939709A1 (de) * 1989-12-01 1991-06-06 Bosch Gmbh Robert Verfahren zur abstimmung eines funksende- und/oder -empfangsgeraetes
JPH03191642A (ja) * 1989-12-20 1991-08-21 Sharp Corp Ｐｌｌ型変調回路
US5220294A (en) * 1990-05-21 1993-06-15 Nec Corporation Phase-locked loop circuit
JP2798142B2 (ja) * 1990-06-15 1998-09-17 三菱電機株式会社 周波数シンセサイザ
US5146187A (en) * 1991-07-01 1992-09-08 Ericsson Ge Mobile Communications Inc. Synthesizer loop filter for scanning receivers
US5389899A (en) * 1991-08-30 1995-02-14 Fujitsu Limited Frequency synthesizer having quick frequency pull in and phase lock-in
JP2945545B2 (ja) * 1992-04-02 1999-09-06 三菱電機株式会社 Ｐｌｌ回路装置および位相差検出回路装置
GB9213624D0 (en) * 1992-06-26 1992-08-12 Motorola Israel Ltd A phase lock loop
US5384550A (en) * 1992-09-18 1995-01-24 Rockwell International Corporation Loop transient response estimator for improved acquisition performance
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time

Also Published As

Publication number Publication date
KR100204842B1 (ko) 1999-06-15
EP0669722A3 (en) 1996-07-31
EP0669722B1 (en) 2001-10-17
US5534823A (en) 1996-07-09
DE69523193D1 (de) 2001-11-22
EP0669722A2 (en) 1995-08-30

Similar Documents

Publication Publication Date Title
KR950026124A (ko) 단축된 로크 시간을 갖는 피엘엘(pll) 회로
US5648744A (en) System and method for voltage controlled oscillator automatic band selection
CN112134559B (zh) 用于锁相环的方法和装置
US5389898A (en) Phase locked loop having plural selectable voltage controlled oscillators
US5838178A (en) Phase-locked loop and resulting frequency multiplier
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
KR960012738A (ko) 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법
JP3320353B2 (ja) 可変速度位相ロック・ループ・システムおよびその方法
KR950022154A (ko) 클록 신호 발생 회로
ATE232663T1 (de) Phasenregelkreis und verfahren zum automatischen einrasten auf einer veränderlichen eingangsfrequenz
GB2258960A (en) Power saving frequency synthesiser with fast pull-in feature
KR19990081804A (ko) Pll가속시스템
CA2192881C (en) Pll circuit and noise reduction means for pll circuit
JPS61269421A (ja) 初期位相整合形位相同期ル−プ回路
WO2001022593A1 (fr) Boucle a phase asservie
KR100382640B1 (ko) 고속으로동기하는위상동기루프(pll)장치및방법
JPH1070457A (ja) Ｐｌｌ回路
JP2870466B2 (ja) 位相同期回路
JP2000010652A (ja) 周波数シンセサイザー
JPH09307437A (ja) フェーズロックドループ回路
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
JP2000049604A (ja) 位相同期ループ装置
JP2001177403A (ja) Ｐｌｌ回路
JP2745060B2 (ja) Ｐｌｌ周波数シンセサイザー
JPH0817327B2 (ja) 位相同期発振回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950228

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950228

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19971229

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980720

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990330

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990331

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020320

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030320

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040323

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050322

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060327

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070328

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080328

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20090326

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110210