[go: up one dir, main page]

KR100382640B1 - 고속으로동기하는위상동기루프(pll)장치및방법 - Google Patents

고속으로동기하는위상동기루프(pll)장치및방법 Download PDF

Info

Publication number
KR100382640B1
KR100382640B1 KR10-1998-0063170A KR19980063170A KR100382640B1 KR 100382640 B1 KR100382640 B1 KR 100382640B1 KR 19980063170 A KR19980063170 A KR 19980063170A KR 100382640 B1 KR100382640 B1 KR 100382640B1
Authority
KR
South Korea
Prior art keywords
frequency
voltage
pll
oscillation
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-1998-0063170A
Other languages
English (en)
Other versions
KR20000046484A (ko
Inventor
박경신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1998-0063170A priority Critical patent/KR100382640B1/ko
Publication of KR20000046484A publication Critical patent/KR20000046484A/ko
Application granted granted Critical
Publication of KR100382640B1 publication Critical patent/KR100382640B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

고속으로 동기하는 PLL 장치 및 방법이 개시되어 있다. 본 발명은 기준 주파수 및 궤환되는 발진 주파수의 위상차를 검출하여 직류 전압으로 출력하는 위상검출수단, 상기 위상 검출수단에서 검출된 직류 전압에 의해 상기 발진 주파수가 변경되는 전압제어발진수단, 튜닝 주파수의 범위에 해당하는 상기전압제어발진수단을 제어하는 전압 데이터가 저장된 메모리, 시스템에 전원이 인가되면 상기 메모리에서 제어전압 데이터를 리드하여 튜닝 주파수에 해당하는 코드값을 연산하고, 오픈루프시켜 상기 연산된 코드값을 상기 전압제어발진수단에 입력시킴과 함께 튜닝 주파수에 해당하는 PLL 데이터로 상기 기준 주파수 및 궤환발진주파수를 분주시켜 폐루프로 동기시키는 마이크로프로세서를 포함한다.

Description

고속으로 동기하는 위상동기루프(ＰＬＬ) 장치 및 방법{Fast PLL apparatus and method}
본 발명은 위상동기루프(Phase Loop Locked:이하 PLL이라 칭함) 장치 및 방법에 관한 것으로서, 특히 고속으로 동기하는 PLL 장치 및 방법에 관한 것이다.
일반적으로 주파수 도약 통신 방식은 간섭 또는 제3자의 재밍(Jamming)에 강한 통신 방식이며 주파수 도약 패턴을 알고 있어야만 도청이 가능하므로 보안성도 우수한 통신 방식이다. 이 방식은 통신이 이루어지는 주파수가 빨리 도약할수록 상기한 장점을 극대화할 수있다. 이를 위하여 PLL의 동기가 가능한 신속하게 이루어져야한다.
도 1은 통상적인 PLL 장치의 블록도이며, 기준 신호의 주파수(fR)을 R(Reference)분주하는 R분주기(110), 위상 검출기(120), 루프필터(130), 전압제어발진기(Voltage Controlled Oscillator:VCO)(140), 전압제어발진기(140)의 출력주파수를 N 분주하는 N분주기(150), R분주기(110) 및 N분주기(150)를 프로그램하기 위한 마이크로프로세서(160)로 구성된다.
먼저, 마이크로프로세서(160)는 R분주기(110) 및 N분주기(150)에 원하는 전압제어발진주파수에 해당하는 분주율을 입력시킨다. 이때 원하는 전압제어발진주파수(f_V)는 수학식 1과 같이 나타낼 수있다.
마이크로프로세서(160)에 의한 분주율 데이터가 R분주기(110) 및 N분주기(150)에 로드되면 위상검출기(120)는 N분주기(150)에서 분주된 신호와 R분주기(110)에서 분주된 기준 신호의 위상차를 검출하여 그에 따른 소정의 신호 파형이 루프필터(130)로 전달된다. 루프필터(130)는 직류성분이 포함된 저주파 성분만 전압제어발진기(140)로 입력시킨다. 전압제어발진기(140)는 입력된 직류 성분에 따라 발진 주파수를 변경하게 된다. 이러한 일련의 과정을 거쳐 위상 검출기(120)로 입력되는 두 신호의 주파수와 위상이 일치하면 도 1의 PLL 장치는 동기되었다고 한다. 그러나 도 1의 PLL 장치는 사용된 루프 필터의 대역폭 또는 전체 PLL 폭이 넓을수록 빠른 동기를 이루게 되나 루프로 입력되는 잡음에 크게 영향 받으며, 반대로 대역폭이 좁은 경우 전압제어발진신호의 위상 잡음이 적고 잡음등에 의해 동기를 놓치는 확률이 줄어드나 동기 시간이 상대적으로 오래 걸린다. 따라서 기존의 도 1과 같은 PLL 장치는 빠른 동기가 요구되는 주파수 도약 통신 방식에 요구되는 동기 시간을 만족시키기가 불가능한 경우가 많은 단점이 있다.
본 발명이 이루고자하는 기술적과제는 메모리에서 제어전압 데이터를 리드하여 튜닝 주파수에 해당하는 코드값을 연산하고, 오픈루프시킨 상태에서 연산된 코드값을 상기 전압제어발진수단에 입력시킴과 함께 튜닝 주파수에 해당하는 PLL 데이터로 상기 기준 주파수 및 궤환발진주파수를 분주시켜 폐루프로 동기시키는 고속 동기 PLL 장치 및 방법을 제공하는 데있다.
상기의 기술적 과제를 해결하기 위하여, 고속으로 동기하는 PLL 장치에 있어서, 기준 주파수 및 궤환되는 발진 주파수의 위상차를 검출하여 직류 전압으로 출력하는 위상검출수단; 상기 위상 검출수단에서 검출된 직류 전압에 의해 상기 발진 주파수가 변경되는 전압제어발진수단; 튜닝 주파수의 범위에 해당하는 상기전압제어발진수단을 제어하는 전압 데이터가 저장된 메모리; 시스템에 전원이 인가되면 상기 메모리에서 제어전압 데이터를 리드하여 튜닝 주파수에 해당하는 코드값을 연산하고, 오픈루프시켜 상기 연산된 코드값을 상기 전압제어발진수단에 입력시킴과 함께 튜닝 주파수에 해당하는 PLL 데이터로 상기 기준 주파수 및 궤환발진주파수를 분주시켜 폐루프로 동기시키는 마이크로프로세서를 포함하는 것을 특징으로 하는 위상동기루프(PLL) 장치이다.
이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 2는 본 발명에 따른 고속으로 동기하는 위상동기루프(PLL) 장치를 보이는 블록도이며, 기준 신호의 주파수(fR)을 R분주하는 R분주기(201), 위상 검출기(202), 루프필터(203), 전압제어발진기(Voltage Controlled Oscillator:VCO)(204), 전압제어발진기(204)의 출력주파수를 N 분주하는 N분주기(205), 저역통과필터(209), 메모리(212)에 저장된 PLL관련 데이터를 R분주기(201) 및 N분주기(205), 저역통과필터(209)에 입력시키고, 스위치(211)를 조작하여 오픈 루프 및 폐 루프로 절환하는 마이크로프로세서(206), 가산기(207)로 구성된다.
도 3은 도 2의 동작을 보이는 흐름도이다.
도 4는 튜닝하고자하는 주파수에 대한 코드를 나타내는 그래프이며, x축은 주파수이며, y축은 코드값이다
도 2 내지 도4을 결합시켜 본 발명의 동작을 상세히 설명한다.
먼저, 시스템에 전원이 인가되거나 송수신이 가능하게 된 경우 PLL이 구동되기 시작한다. 메모리(212)에는 전압제어발진의 특성 데이터가 저장되어 있으며, M쌍의 한정된 개수의 특성 데이터를 저장한다. 마이크로프로세서(206)는 메모리(212)에서 튜닝하고자하는 주파수(f_V)를 찾는 데, 도 4의 그래프에 의해 설명될 수있다. 이때 튜닝하고자하는 주파수(f_V)는 수학식 2로 나타낼 수있다.
f_K ≤f_V ＜ f_K+1
여기서 K=0,1,........M-1
마이크로프로세서(206)는 이에 해당하는 전압제어발진 특성 데이터를 메모리(212)로부터 리드한다(303과정). 이 특성 데이터는 코드값(B_K)과 기울기(S_K)의 쌍이다. 기울기(S_K)는 K+1 또는 K-1 번째 코드값(B_K)과의 차로부터 계산될 수있다. 또한 마이크로프로세서(206)는 튜닝하고자하는 주파수(f_V)에 대한 전압제어발진 입력 코드(B_V)를 N차 방정식을 이용한 보간법에 의해 계산할 수 있는 데, 1차 방정식을 이용한 선형 보간법에 의해 수학식 3과 같이 계산된다(304과정).
B_V = S_K ×(f_V - f_K )+B_K
다음 마이크로프로세서(206)는 스위치(211)를 오픈시켜 PLL이 오픈 루프가 되게하고(305과정), 계산된 전압제어발진 입력 코드(B_V)를 저역통과필터(209)로 출력한다(306과정). 이 코드는 값에 따라 충격계수(duty factor)가 달라지는 펄스밀도변조(Pulse Density Modulation), 펄스폭변조(Pulse Width Modulation)등으로 사용할 수있다. 저역통과필터(209)는 전압제어발진 입력 코드(B_V)를 직류 신호로 변화한다. 이 직류 신호는 가산기(207)을 거쳐 전압제어발진기(204)로 입력된다. 루프가 오픈되어 있으므로 전압제어발진기(204)의 입력전압은 위상 검출기(202)에 영향을 받지 않고 로우패스필터(209)의 시정수에 의한 대단히 짧은 시간 후에 원하는 전압으로 천이한다. 이어서 마이크로프로세서(206)는 튜닝하고자하는 주파수에 해당하는 PLL 데이터를 R분주기(201) 및 N분주기(205)로 로드함(307과정)과 함과 함께 스위치(211)를 클로즈(close)하여 폐루프로 동작하게 한다(308과정). 즉, 위상 검출기(202)는 N분주기(205)에서 분주된 신호와 R분주기(201)에서 분주된 기준 신호의 위상차를 검출하여 그에 따른 소정의 신호 파형이 루프필터(230)로 전달된다. 루프필터(203)는 직류성분이 포함된 저주파 성분만을 출력시킨다. 전압제어발진기(204)는 가산기(207)를 통해 입력되는 직류성분에 의해 발진 주파수를 변경하게 된다.
도 5는 기존의 PLL과 본 발명의 PLL간의 시간에 따른 전압제어발진기 입력 전압의 특성 그래프이며, x축은 시간이고 y축은 루프필터의 출력 전압이다. 도 5의 그래프에서 503은 기존의 PLL응답이며, 504는 본 발명에 해당하는 PLL 응답특성이다. 루프가 오픈되어 전압제어발진기(204)가 자유발진하고 그 주파수가 같다고 가정하면 504와 505의 시작점은 동일하다. 이 시작 시간에서 기존의 PLL의 경우 데이터가 로드되어 튜닝 주파수가 자유 발진 주파수와 차이가 크다면 루프는 동기하는 데 505와 같이 오랜 시간이 걸린다. 반면 본 발명의 PLL은 일단 루프를 오픈 시키고 전압제어발진기(204)로 직류전압을 입력하므로 초기에 입력 전압까지 로우패스필터의 짧은 시정수 후에 원하는 직류전압까지 도달함과 동시에 PLL데이터가 로드된다. 이때의 시간은 507로 나타나 있다. 그리고 다시 스위치를 클로즈하여 PLL을 폐루프로 동작시키면 원하는 튜닝 주파수에 해당하는 전압과 현재 전압제어발진기(204)에 입력되고 있는 전압차는 대단히 작으므로 빠른 시간내에 동기를 이루며, 그 시간은 506에 표시된 기간동안이다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상내에서 당업자에 의한 변형이 가능함은 물론이다. 즉, 전압제어발진기(204)의 입력전압을 게산하기 위해 보간법을 이용하지 않고 메모리(212)에 저장된 데이터중에서 가장 근접한 주파수에 해당하는 코드를 출력할 수있다.
상술한 바와 같이 본 발명에 의하면, 주파수 도약통신 방식에서 처럼 고속 주파수 동기가 필요한 시스템에서 PLL의 동기를 고속으로 동작시킬 수있으며, 또한 루프 대역폭을 좁게 설계한 상태로도 고속으로 동기시키므로 그 후의 추적 모드에서 외부의 잡음등에 의해 동기를 놓칠 확률을 현저히 줄일 수있고 전압제어발진기의 위상잡음특성도 우수하게 유지할 수 있다.
도 1은 통상적인 PLL 장치의 블록도이다.
도 2는 본 발명에 따른 고속으로 동기하는 위상동기루프(PLL) 장치를 보이는 블록도이다.
도 3은 도 2의 동작을 보이는 흐름도이다.
도 4는 튜닝하고자하는 주파수에 대한 코드를 나타내는 그래프이다.
도 5는 기존의 PLL과 본 발명의 PLL간의 시간에 따른 전압제어발진기 입력 전압의 특성 그래프이다.

Claims (3)

  1. 위상 동기 루프 장치에 있어서,
    기준 주파수와 궤환되는 발진 주파수간의 위상차를 검출하여 직류 전압으로 출력하는 위상검출수단;
    상기 위상 검출수단에서 검출된 직류 전압에 의해 상기 발진 주파수가 제어되는 전압제어발진수단;
    튜닝 주파수의 범위에 해당하는 상기 전압제어발진수단의 발진 주파수를 제어하는 전압 데이터를 저장하는 메모리 수단;
    상기 메모리 수단에서 튜닝 주파수에 해당하는 전압 데이터를 리드한 후 상기 위상 검출수단에서 검출되는 직류 전압의 제어를 받는 루프를 오픈하여 상기 리드된 전압 데이터로 상기 발진 주파수를 제어함과 함께 튜닝 주파수에 해당하는 PLL 데이터로 상기 기준 주파수 및 궤환발진주파수를 분주한 후 상기 루프를 클로즈시키는 마이크로프로세서를 포함하는 것을 특징으로 하는 위상동기루프(PLL) 장치.
  2. 제1항에 있어서, 상기 마이크로프로세서는 상기 메모리에 저장된 전압 데이터중에서 튜닝주파수와 가장 근접한 주파수에 해당하는 코드값을 상기 전압제어발진수단에 입력시키는 것을 특징으로 하는 위상동기루프(PLL) 장치.
  3. 위상검출기, 전압제어발진기, 튜닝 주파수의 범위에 해당하는 상기전압제어발진기에 대한 발진 주파수 제어전압 데이터가 저장된 메모리를 구비하여 고속으로 동기하는 PLL 방법에 있어서,
    시스템에 전원이 인가되면 상기 메모리에서 튜닝 주파수 범위에 해당하는 제어전압 데이터를 리드하는 단계;
    상기 단계에서 리드된 제어 전압 데이터를 바탕으로 튜닝 주파수에 해당하는 코드값을 생성하여 상기 위상 검출수단에서 검출되는 직류 전압의 제어를 받는 루프를 오픈하는 단계;
    상기 단계에서 생성된 코드값을 직류 성분으로 변환하여 상기 전압제어발진기를 위한 제어 전압으로 입력시킴과 함께 튜닝 주파수에 해당하는 PLL 데이터를 상기 분주기에 로드하여 상기 루프를 클로즈시키는 단계를 포함하는 것을 특징으로 하는 위상동기루프(PLL) 방법.
KR10-1998-0063170A 1998-12-31 1998-12-31 고속으로동기하는위상동기루프(pll)장치및방법 Expired - Fee Related KR100382640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0063170A KR100382640B1 (ko) 1998-12-31 1998-12-31 고속으로동기하는위상동기루프(pll)장치및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0063170A KR100382640B1 (ko) 1998-12-31 1998-12-31 고속으로동기하는위상동기루프(pll)장치및방법

Publications (2)

Publication Number Publication Date
KR20000046484A KR20000046484A (ko) 2000-07-25
KR100382640B1 true KR100382640B1 (ko) 2005-05-09

Family

ID=19569776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0063170A Expired - Fee Related KR100382640B1 (ko) 1998-12-31 1998-12-31 고속으로동기하는위상동기루프(pll)장치및방법

Country Status (1)

Country Link
KR (1) KR100382640B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267933B1 (ko) 2011-10-31 2013-05-27 알에프코어 주식회사 주파수 합성기용 위상 고정 루프 장치
KR101304485B1 (ko) * 2010-12-14 2013-09-05 알에프코어 주식회사 주파수 합성기용 위상 고정 루프 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423150B1 (ko) * 2001-12-28 2004-03-16 한국전자통신연구원 이동 통신 시스템의 위상동기루프 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304485B1 (ko) * 2010-12-14 2013-09-05 알에프코어 주식회사 주파수 합성기용 위상 고정 루프 장치
KR101267933B1 (ko) 2011-10-31 2013-05-27 알에프코어 주식회사 주파수 합성기용 위상 고정 루프 장치

Also Published As

Publication number Publication date
KR20000046484A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US6310498B1 (en) Digital phase selection circuitry and method for reducing jitter
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
US6915081B2 (en) PLL circuit and optical communication reception apparatus
KR950026124A (ko) 단축된 로크 시간을 갖는 피엘엘(pll) 회로
KR950022152A (ko) 위상 고정 루프(pll)회로를 구비하는 신호 처리 장치
US7643572B2 (en) Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth
KR100382640B1 (ko) 고속으로동기하는위상동기루프(pll)장치및방법
EP1006660A2 (en) Clock reproduction and identification apparatus
KR101110689B1 (ko) Ｐｌｌ 회로
WO2001022593A1 (fr) Boucle a phase asservie
RU2081510C1 (ru) Синтезатор частот
KR20020042161A (ko) 피엘엘(ｐｌｌ) 회로의 록 검출 회로
KR100536937B1 (ko) 주파수 합성기
JP2000010652A (ja) 周波数シンセサイザー
KR100206462B1 (ko) 주파수도약방식의 통신시스템을 위한 위상동기루프
KR100216364B1 (ko) 디지탈 데이타 전송 장치
KR100632673B1 (ko) 위상고정루프의 락타임 조절 기능을 가지는 무선통신단말기 및 그 방법
JPH0786931A (ja) 周波数シンセサイザ
KR200155562Y1 (ko) 주파수 합성기
JP2005303582A (ja) Ｐｌｌシンセサイザおよびｐｌｌシンセサイザ制御方法
KR100216350B1 (ko) 디지탈 데이타 전송 장치
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
KR19990069051A (ko) 전하펌프 위상동기루프
KR960000053Y1 (ko) 대역가변 dpll회로
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981231

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981231

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010226

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011119

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030421

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060330

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070329

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20080328

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee