KR950010483B1 - 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법 - Google Patents

Abstract

내용 없음.

Description

전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신방법

제 1 도는 본 발명의 적용되는 하드웨어 구성도.

제 2 도는 송신측 전체 흐름도 및 송신측 초기화 흐름도.

제 3 도는 송신 정합 및 처리 및 송신 구동기 흐름도.

제 4 도는 송신측 통신칩 인터럽트 구동기 흐름도.

제 5 도는 송신측 타임아웃 인터럽트 구동기 흐름도.

* 도면의 주요부분에 대한 부호의 설명

상위프로세서 및 메모리 관리보드(MPMA)

2 : 프로세서통신제어보드(PCCA) 3 : 신호버스정합보드(SBIA)

4 : 중앙처리장치(CPU) 5 : 공유메모리(Dual Ported RAM)

6 : 국부메모리(local RAM) 7 : DMA제어기(DMAC)

8 : 다중프로토콜 통신제어기(MPCC) 9 : 다기능 주변제어칩(MFP)

10 : 하드웨어버퍼(FIFO)

본 발명은 전전자교환기의 주 프로세서 및 종속 프로세서로 구성되는 통성선 신호메시지 처리부에서 전송 요구된 사용자 메시지들을 내부 프로토콜 없이 신호단말망을 통해 다른 신호단말 프로세서스들로 송신하는 방법에 관한 것이다.

일반적으로 주 프로세서 및 종속 프로세서로 한 시스템을 이루어 구성되어 외부 시스템(컴퓨터, 프로세서)과 통신하는데 있어 종래의 시스템들은 복잡한 정합구조나 계층적 구조 등을 가짐으로 인해 성능을 저하 시키는 요인이 되고 있다. 특히 주 프로세서와 종속 프로세서에 모두 고유한 운영체계를 가지면서 응용프로그램에서 고유한 통신기능을 구현하는 것은 어떤 표준화된 입출력 정합을 지킬 수 있다는 장점을 가지지만 시스템을 복잡하게 할뿐만 아니라 전전자교환기와 같은 고도의 실시간을 요한는 시스템에는 적합하지 않다.

따라서, 본 발명은 전전자교환기의 신호단말기 망에 접속된 신호메시지 처리 프로세서(SMHP)와 그룹화되는 다수의 신호단말제어보드(STCA)들이 상호 통신을 할때 신호처리프로세서에서 타 신호제어단말보드들로 메시지 송신을 신뢰성 보장과 함께 최단 시간내에 수행 완료하게 하는 메시지 송신방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은, 중앙처리장치, 공유기억장치, 국부기억장치, DMA제어기, 다중프로토콜 통신제어기, 다기능주변제어기, FIFO를 구비한 전전자교환기의 신호버스정합보드에 적용되는 메시지 송신방법에 있어서, 공유기억장치의 송신큐를 순환방식으로 운영하면서 메시지 태그와 송신 칩의 유휴 상태에 따라 송신을 결정하는 제 1 단계와, 상기 제 1 단계 수행후, 송신 칩이 유휴이고 전송할 메시지가존재하는 경우 DMA제어기를 구동함과 동시에 송신측 전송 두절을 막기 위해 타임아웃을 설정하는 제 2 단계와, 상기 제 2 단계 수행후, 다중프로토콜 통신제어기(8)의 전송완료후 타임아웃 카운터를 정지하고 송신상에 에러가 발생했을때 송신측 칩을 복구시키고 재전송을 위한 절차를 수행한뒤 칩의 상태를 유휴로 두는 제 3 단계와, 상기 제 2 단계 수행후, DMA제어기의 이상 및 다중프로토콜 통신제어기의 이상현상으로 송신이 진행중이거나 이상 상태에 있는 경우 다기능주변제어기의 타임아웃에 의해 송신 칩을 복구시키고 재전송을 위한 절차를 수행한뒤 칩의 상태를 유휴로 두는 제 4 단계를 구비하여 수행되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제 1 도는 전전자교환기의 신호메시지 처리 프로세서(SMHP)의 구성도로서, 제1(a)도는 전체 신호메시지 처리 프로세서(SMHP) 구성도, 제1(b)도는 본 발명이 적용되는 신호버스정합보드(SBIA)의 하드웨어 구성도이다.

도면에서, 1은 상위프로세서 및 메모리 관리보드(MPMA), 2는 프로세서통신제어보드(PCCA) 3은 신호버스정합보드(SBIA), 4는 중앙처리장치(CPU), 5는 공유기억장치(DPRAM), 6은 국부기억장치(Local RAM), 7은 DMA제어기(DMAC), 8은 다중프로토콜 통신제어기(MPCC), 9는 다기능주변제어기(MFP), 10은 FIFO를 각각 나타낸다.

도면에서 도시한 바와 같이, 본 발명이 적용되는 신호버스정합보드(3 : SBIA)는 상위프로세서 및 메모리 관리보드(1 : MPMA)와 시스템 버스를 통해 정합되는데 상위프로세서 및 메모리 관리보드(1 : MPMA)의 제어하에 신호단말망을 통해 접속된 다른 종단 프로세서들과 물리적으로 4Mbps로 통신을 할 수 있다.

신호버스정합보드(3 : SBIA)는 송신부 기능을 수행하는 중앙처리장치(4), 상위프로세서 및 메모리 관리보드(1 : MPMA)와 신호버스정합보드(3 : SBIA)간에 시스템 주 버스를 통해 공통으로 사용하는 송신메시지 버퍼를 탑재하는 공유기억장치(5), 송신처리소프트웨어 및 데이터를 탑재하는 국부기억장치(6), 공유메모리의 송신버퍼에 존재하는 메시지를 중앙처리장치(4)의 수행과 병행적으로 다중프로토콜 통신제어기(8)로 전달하는 DMA제어기(7), DMA제어기(7)에서 전송된 메시지를 프레임화, 영삽입/소거, 프레임검사시퀀스 생성 및 비교 등의 기능 및 비트 지향적 프로토콜(BOP : Bit Oriented Prototocol)을 수행하는 다중프로토콜 퉁신제어기(8), 각종 실시간 타이머 및 입출력을 지원하는 다기능주변제어기(9), DMA제어기(7)와 다중프로토콜 통신제어기(8) 사이에 속도 등의 차이를 완충시키고 DMA제어기(7)를 최대 성능으로 활용할 수 있게 하는 FIFO(10)로 구성된다.

본 발명은 신호버스정합보드(3 : SBIA)에서의 메시지 송신에 관한 것으로, 송신과정은 기능적으로 송신부 하드웨어 및 백터 초기화를 수행하는 송신 초기화부, 상위프로세서 및 메모리 관리보드(1 : MPMA)가 공유메모리를 전송 요구한 메시지를 중앙처리장치(4)가 DMA제어기(7)를 통해 전송을 의뢰하고 전송과 동시에 송신측 오동작을 복구하기 위해 다기능주변제어기(9)를 이용하여 실시간 밀리초단위 타이머를 구동시키는 송신정합 처리부, DMA제어기(7)와 FIFO(10)를 통해 전송된 메시지를 프레임화하여 신호단말망으로 송신이 종료되었을때 다중프로토콜 통신제어기(8)에 의해 중앙처리장치(4)로 발생되는 송신상태 인터럽트를 처리하는 송신상태 인터럽트 구동기, 그리고 DMA제어기(7), FIFO(10), 다중프로토콜 통신제어기(8)의 송신기능 오동작으로 송신종료가 되지않을 경우 송신정합 처리부에서 구동된 다기능주변제어기(9)의 타임아웃에 의해 송신측을 복구하는 타임아웃 구동기로 나뉜다.

제 2(a) 도는 신호버스정합보드의 송신측 전체 흐름도이다.

중앙처리장치(4)는 먼저 송신을 담당하는 DMA제어기(7) 및 다중프로토콜 통신제어기(8), 다기능주변제어기(9)의 해당 인터럽트 구동기들을 등록한후 송신동작을 수행할 수 있도록 초기화 절차를 수핸한다(11). 초기화 절차(11) 수행후 송신측 절차는 송신측 칩 유휴 대기상태(12)에 있게 된다. 송신측 칩이 유휴이면 상위프로세서 및 메모리 관리보드(1 : MPMA)에 의해 공유기억장치(5)를 통해 전송 요구된 메시지들을 송신처리부가 처리하며(13) 송신처리부는 송신측 칩의 이벤트가 발생하기를 대기하는 상태로 간다)14).

제 2(b) 도는 신호버스정합보드의 송신부 초기화 과정의 흐름도이다.

먼저 송신에 참여하는 다중프로토콜 통신제어기(8) 송신상태 인터럽트 구동기와 다기능주변제어기(9) 타임아웃 구동기를 인터럽트 벡터 테이블에 등록한다(20). 송신 실행 환경, 형상 설정 등의 준비를 위해 DMA제어기(7)와 다중프로토를 통신제어기(8)의 레지스터들을 해당값으로 초기화시킨다(21,22). 이후 다중프로토콜 통신제어기(8)의 송신측을 구동시킨다(23). 이때부터 신호단말망과의 접속이 이루어진다.

제 3 도의 (a)는 상위프로세서 및 메모리 관리보드(1 : MPMA)에서 전송 요구한 메시지들을 처리하는 송신정합처리부의 기능에 따른 제어 흐름도이다.

먼저, 중앙처리장치(4)는 현재 버퍼 주소에 상위프로세서 및 메모리 관리보드(1 : MPMA)에 의해 송신 요구된 메시지가 존재하는가를 메시지 태그에 의해 판별한다(30). 버퍼의 메시지 태그가 송신 미등록 상태이면 다음 처리를 위해 현재 버퍼 주소를 그배로 유지시킨채 종료한다. 만약 메시지 태그가 송신 요구 모드이면 하드웨어인 DMA제어기(7)나 다중프로토콜 통신제어기(8)가 유휴 상태인가를 검사한다(31). 하드웨어가 현재 송신중이면 송신완료 때까지 기다리기 위해 현재 버퍼 위치에서 수행을 종료한다. 하드웨어가 유휴 상태이면 메시지의 실제적 전송을 위해 송신 구동부인 제 3도의 (b)b를 호출(32)하여 DMA제어기(7)와 다중프로토콜 통신제어기다중통신 프로토콜제어기(8)를 연동시켜 전송을 시작시킨후 다음 단계를 계속한다. 이때부터 중앙처리장치(7)와 DMA제어기(8)는 병행적으로 수행된다.

중앙처리장치는 송신 순환큐 관리를 위해 현재 송신 버퍼의 주소가 큐의 끝인가를 검사한다(33). 만약 끝이면 현재 송신 버퍼 주소를 큐의 시작 주소로 변환시킨후(34) 수행을 종료한다. 그런데 현재 송신 버퍼 주소가 끝이 아니면 현재 송신 버퍼 위치에서 수행을 종료한다.

제 3(b) 도는 DMA제어기(7)와 다기능주변제어기(9)가 연동하는 송신 구동부의 기능에 따른 제어 흐름도이다.

송신 구동부는 송신 정합 처리부에 의해 전달받은 메시지의 주소를 재전송을 대비하여 저장시킨후(35), DMA제어기(7) 및 다중프로토콜 통신제어기(8)가 송신중임을 표시(36)한다. 중앙처리장치(4)는 실제적으로 메시지 전송을 위해 DMA제어기(7)를 구동시키고(47) 하드웨어적인 송신 데드록 방지를 위해 다기능주변제어기(9)의 타임아웃 카운터를 구동(38)시킨후 제 3(a) 도의 (32)단계로 복귀하여 다음동작을 계속한다.

제 4 도는 DMA제어기(7)와 다기능주변제어기(8)가 연동하여 완충버퍼 역할을 하는 송신 FIFO를 통해, 다중프로토콜 통신제어기(8)가 메시지 송신을 완료한 뒤 중앙처리장치(4)로 발생하는 이벤트에 의해 수행되는 다중프로토콜 통신제어기(8) 상태 인터럽트 구동기의 기능엑 따른 흐름도이다.

먼저 중앙처리장치(4)는 다중프로토콜 통신제어기(8)의 송신상태를 저장(40)한후 DMA제어기(7), 다중프로토콜 통신제어기(8)를 종료시키고(41) 타임아웃을 방지하기 위해 다기능주변제어기(9)의 타이머를 정지시킨다(42). 메시지 송신시 다중프로토콜 통신제어기(8)는 최종 전송상태에 대한 정보를 저장하고 있는데 이 정보를 이용하여 송신 에러 유무를 판단한다(43).

프레임 에러, 송신 언더 런(underrun)등과 같은 에러 발생의 경우 송신측의 악영향을 방지하기 위해 송신부 하드웨어를 복구하는 절차(44) 및 에러가 발생한 메시지의 재전송을 위한 절차를(35)단계의 정보를 이용하여 수행한후(45) 하드웨어 상태를 유휴 상태로 수정한다(46). 그러나 성공적인 송신 종료인 경우에는 송신 메시지 위치에 대한 종료를 표시하는 절차(47)를 수행한다.

제 5 도는 다중프로토콜 통신제어기(8)의 송신상태 인터럽트가 발생되지 않을 경우 송신측이 차단되었음을 감지하기 위해 DMA제어기(7)에 의한 송신 시작과 동시에 구동시킨 타이머에 의해 타임아웃 되었을때 수행되는 구동기의 기능에 따른 제어흐름도이다.

다기능주변제어기(9)를 사용하여 구동된 타이머는 그 시간내에 메시지 송신이 충분히 종료될 수 있다는 의미를 함축하고 있다. 따라서 정상적인 송신은 송신상태 인터럽트 구동기에 의해 현재 구동되는 타이머를 반드시 정지시켜야 한다.

송신상태 인터럽트가 발생하지 않을때 다기능주변제어기(9)에 의한 타임아웃 이벤트가 중앙처리장치(4)로 발생되고 송신 타임아웃 구동기가 수행된다.

먼저 DMA제어기(4)나 다중프로토콜 통신제어기(8)에 대한 송신측 복구 절차를 수행한다(50). 그리고 송신측 복구 절차를 수행한후(51) 상기 (35)단계의 정보를 이용하여 현재 전송을 시도한 메시지에 대해 다음 송신 단계에서 재전송될 수 있도록 준비한다(52). 타임아웃 구동기의 마지막 절차는 송신측 하드웨어 상태를 유휴 상태로 변경하여 중앙처리장치(4)로 하여금 송신을 계속 진행할 수 있게 하는 절차(53)이다.

따라서, 상기와 같은 처리절차에 의해 수행되는 본 발명은, 전전자교환기의 신호단말망에 접속된 신호메시지 처리 프로세서 내의 신호버스정합보드(3 : SBIA)에서 동작하며 다음과 같은 효과를 가진다.

첫째, 하드웨어적으로 최대의 성능을 낼 수 있도록 설계된 전용 통신프로세서인 신호버스정합보드(3 : SBIA) 구조 및 칩들의 특성에 맞게 소프트웨어적으로도 상위프로세서 및 메모리 관리보드(1 : MPMA)와 신호버스정합보드(3 : SBIA) 정합시 공유기억장치(5)에 유지되는 송신버퍼만 사용하도록 설계하고 송신버퍼의 메시지 전송을 전적으로 DMA제어기(7)에 전담시켜 중앙처리장치(4)의 유휴 상태를 없도록하여 송신측 제반 절차를 최적화함으로서 최대의 성능을 발휘할 수 있다.

둘째, 송신시 통신상 두절과 같은 이상 현상을 사전에 방지하는 절차를 제공할 수 있다.

셋째, 송신 두절이나 전송로상의 에러로 인한 메시지를 파기하지 않고 재전송되도록 하여 송신상의 신뢰도를 높일 수 있다.

Claims (1)

1. 중앙처리장치(4), 공유기억장치(5). 국부기억장치(6), DMA제어기(7), 다중프로토콜 통신제어기(8), 다기능주변제어기(9), FIFO(10)를 구비한 전전자교환기의 신호버스정찰보드(3 : SBIA)에 적용되는 메시지송신방법에 있어서, 공유기억장치(5)의 송신큐를 순환방식으로 운영하면서 메시지 태그와 송신 칩의 유휴상태에 따라 송신을 결정하는 제 1 단계(11 내지 14)와, 상기 제 1 단계(11 내지 14) 수행후, 송신 칩이 유휴이고 전송할 메시지가 존재하는 경우 DMA제어기(7)을 구동함과 동시에 송신측 전송 두절을 막기 위해 타임아웃을 설정하는 제 2 단계(20 내지 23)와, 상기 제 2 단계(20 내지 23) 수행후, 다중프로토콜 통신제어기(8)의 전송완료후 타임아웃 카운터를 정지하고 송신상에 에러가 발생했을때 송신측 칩을 복구시키고 재전송을 위한 절차를 수행한뒤 칩의 상태를 유휴로 두는 제 3 단계(40 내지 47)와, 상기 제 2 단계(20 내지 23) 수행후, DMA제어기(7)의 이상 및 다중프로토콜 통신제어기(8) 이상현상으로 송신이 진행중이거나 이상 상태에 있는 경우 다기능주변제어기(9)의 타임아웃에 의해 송신 칩을 복구시키고 재전송을 위한 절차를 수행한뒤 칩의 상태를 유휴로 두는 제 4 단계(50 내지 54)를 구비하여 수행되는 것을 특징으로 하는 메시지 송신방법.