KR0141294B1 - 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서 - Google Patents

Abstract

본 발명은, 퍼스널 컴퓨터에 탑재되어 전전자 교환기 프로세서 버스와의 인터페이스를 제공하고 퍼스널 컴퓨터의 AT-BUS와 인터페이스 되어 퍼스널 컴퓨터에서 수행되는 사용자 프로그램과 전전자 교환기의 프로세서와 서로 통신할 수 있도록 하며, 16비트 원-칩 프로세서로 구현하여 교환기의 관리 및 운용을 용이하게 하고, 사용자 및 운용자가 퍼스널 컴퓨터 환경을 이용함으로써 사용자 편의성을 고도로 향상시키기 위한 프로세서를 제공하는데 그 목적을 가지며, 상기 목적을 달성하기 위하여, 분산 제어구조를 가지는 전전자 교환기의 내부 프로세서와 통신을 수행하기 위한 인터페이스를 담당하는 전전자 교환기 정합부(21)와, 퍼스널 컴퓨터측의 어플리케이션 소프트웨어와 통신하기 위한 공통 메모리로서, 퍼스널 컴퓨터의 사용자 프로그램과의 정보를 AT-버스를 통하여 송수신하는 DPRAM(29)과, 상기 전전자 교환기 정합부(21)과 DPRAM을 제어하는 16비트 원-칩 마이크로 프로세서로 구현된 CPU(26)와, 상기 CPU(26)와 전전자 교환기 정합부(21)간에 연결되어 송수신 데이타의 오류를 검출하여, 일정한 절차에 의해 복구한 후 재전송하는 감시부(22)를 포함한다.

Description

퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서

제1도는 종래기술의 구성도,

제2도는 본 발명의 전체 블럭 구성도.

*도면의 주요부분에 대한 부호의 설명

21: IPC정합부22: IPC감시부

23: 어드레스 디코더24: 제어로직

25: 리셋회로26: 원-칩 프로세서

27: ROM 28: RAM

29: DPRAM

본 발명은, 전전자 교환기 프로세서에 관한 것으로 특히, 퍼스널 컴퓨터에 내장하도록 한 전전자 교환기 접속용 프로세서에 관한 것이다.

제1도를 참조하여 종래의 기술을 살펴보면, 종래기술의 구성은 크게, D-버스 및 M-버스 정합회로부(11)와, DPRAM(15)과, 8비트 프로세서(Z80181)(12)비트 를 구비한다.

D-버스 정합부는 FRS(Frame Synchronize), BRCLK(Baud Rate Clock), Assert, Data신호로 구성되어 있으며, A-버스 및 B-버스로 이중화되어 있다.

또한 D-버스 및 M-버스의 상태를 감시하기 위하여 D-버스 및 M-버스 정합회로부(11)와 8비트 프로세서(Z80181)(12)간에 버스 감시부(16)를 설치하여, 하드웨어 신호 감시기에 의해 /BRCLK장애, /FRS장애신호를 두어 이상상태 발생시 NMI인터럽트로 8비트 프로세서(12)에 보고하도록 되어 있다. 이때 8비트 프로세서(12)는 A, B버스 절체를 수행한다. DPRAM(15)은 상기 8비트 프로세서(12)가 메인 CPU와 통신하기 위하여 16Kbyte용량의 메모리를 사용한다. 따라서, DPRAM은 8비트 프로세서(12) 버스와 퍼스널 컴퓨터 AT-버스가 각각 연결되며 데이터의 처리는 인터럽트에 의하여 이루어진다. 여기서, 상기 8비트 프로세서 및 주변 로직은 각종 인터럽트를 처리하기 위한 인터럽트 로직, 리셋 로직, BRCLK로직, RS-232C방식에 의한 직렬 데이타를 전송하기 위한 MMC(Man-Machine Communication)인터페이스 회로로 구성되어 지며, 미설명된 부호(13)과 (14)는 각각 ROM과 RAM을 나타낸다.

상기와 같이 구성되는 종래기술의 동작을 살펴보면 다음과 같다.

종래의 기술이 적용되던 전전자 교환기(TDX-1A, 1B)의 D-버스, M-버스에서의 통신은 각각 고유의 프로세서 어드레스인 BPSA(B-level Processor Adress)0∼4에 의하여 데이타 전송 차례가 결정되어 순차적으로 이루어진다. 따라서, 교환기와의 데이터 통신시 교환기로부터 BRCLK와 프레임 동기신호를 공급받아 차례를 기다리게 되며, 로컬 카운터가 FFH차례가 되면 버스 감시부(16)에서 이 회로의 출력으로 Assert신호를 교환기에 드라이브하게 된다. 동시에 이 회로는 8비트 프로세서(12)로 데이타 송신 인터럽트를 발생시키고, 송신 드라이버를 인에이블시킨다. 자기 차례가 되어도 데이타를 전송하고 싶지 않을 때는 데이타 송신 Assert 신호를 디스에이블 시켜 다음 전호의 프로세서로 전송 차례를 넘긴다.

버스의 최대 허용 점유시간을 제한하기 위한 하드웨어의 출력인 롱(Long)송신 Assert가 감시되어, 만약 하드웨어 적으로 고정된 허용시간이 초과되어 전송할 경우 송신 드라이버를 디스에이블 시키고 Assert를 디스에이블시켜 다음 차례의 프로세서로 순서를 넘겨준다.

데이타를 전송하려는 프로세서는 데이타를 전송하기 전에 데이타 송신 Assert 신호를 발생하고 자기의 차례가 오기를 기다려, 차례가 오면 데이타 송신 인터럽트를 발생하고, 이에 따라 데이타를 전송하기 시작한다.

데이타 전송이 끝나면 데이타 송신 Assert 신호를 디스에이블시켜 다음 차례의 프로세서에 순서를 넘겨준다.

교환기에서 수신되는 정보는 필요한 경우 퍼스널 컴퓨터 측으로 전해주거나 퍼스널 컴퓨터로부터 수신하여 교환기 측으로 전송하게 된다.

그러나 상기와 같은 종래기술은 최근에 개발완료된 대용량 분산제어 구조를 가지는 전전자 교환기에 통신절차등의 차이로 접속되지 못하는 구조를 가지며, 처리속도가 매우 늦은 문제점이 있어 새로운 장치가 필요하게 되었다.

따라서, 상기 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은, 퍼스널 컴퓨터에 탑재되어 대용량 분산제어 구조를 가지는 전전자 교환기 프로세서 버스와의 인터페이스를 제공하고 퍼스널 컴퓨터의 AT-버스와 인터페이스되어 퍼스널 컴퓨터에서 수행되는 사용자 프로그램과 전전자 교환기의 프로세서와 서로 통신할 수 있도록 한 전전자 교환기 접속용 프로세서 를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 분산제어구조를 가지는 전전자 교환기의 내부 프로세서와 통신을 수행하기 위한 인터페이스를 담당하는 전전자 교환기 정합수단과, 퍼스널 컴퓨터측의 어플리케이션 소프트웨어와 통신하기 위한 공통 메모리로서, 퍼스널 컴퓨터의 사용자 프로그램과의 정보를 AT-버스를 통하여 송수신하는 퍼스널 컴퓨터 정합수단과, 상기 전전자 교환기 정합수단을 통해 입력된 전전자 교환기로부터의 데이타에 대해 적합성의 판단 수행후 저장시키며, 필요한 사용자 데이타인 경우에는 인터럽트에 의하여 퍼스널 컴퓨터 사용자 프로그램에 보고하고, 퍼스널 컴퓨터로 부터 상기 퍼스널 컴퓨터정합수단을 통해 입력된 데이타의 경우에는 일정한 가공절차를 거쳐 가공한 후 전전자 교환기 로 전송되도록 상기 전전자 교환기 정합수단과 퍼스널 컴퓨터 정합수단을 제어하는 16비트 원-칩 마이크로 프로세서로구현된 중앙제어수단과, 상기 중앙제어수단과 전전자 교환기 정합수단 간에 연결되어 송수신 데이타의 오류를 검출하여, 일정한 절차에 의해 복구한 후 재전송하는 송수신 감시 수단을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제2도는 본 발명에 따른 전전자 교환기 접속용 프로세서의 구성도이다.

도면에 도시한 바와 같이 본 발명은, CPU(26) 및 주변회로(어드레스 디코더(23), 제어로직(24), 리셋회로(25), ROM(27), RAM(28))와, 전전자 교환기의 프로세서 내부 통신(IPC)버스와 연동되기 위한 IPC정합부(21), 퍼스널 컴퓨터의 AT-버스와 정합하기 위한 AT-버스 정합부(DPRAM(29))로 크게 나눌수 있으며, CPU(26)는 하드웨어의 경량화를 위하여 16비트 원-칩 프로세서인 MC를 채택하여 구성하였다.

상기 16비트 원-칩 프로세서인 MC68000 CPU에 각종 주변소자들을 내부에 가지고 있기 때문에 하드웨어 기능의 목적달상은 물론 하드웨어의 간소화를 이룰 수 있고, 향후 예상되는 기능의 추가가 용이하다.

IPC정합부(21)는 전전자 교환기의 CI노드를 통하여 IPC통신을 하며, 이들간의 프로토콜은 HDLC방식이며, U-링크라 한다. 상기 U-링크 인터페이스에 사용되는 신호는 송수신측의 클럭(CLK), 데이타(Data)와 경보신호(ALM)로 이루어져 있다.

어드레스 디코더(23) 및 제어로직(24)은, 각종 칩의 선택신호 및 주변회로 제어신호를 제어하며 외부 DTACK신호와 인터럽트 신호를 관리 생성한다.

ROM(27)과 RAM(28)은 추후에 기능 추가요구에 대한 신속한 대처를 위하여 ROM(27)은 256 Kbyte, RAM은 512 Kbyte로 구성하였다.

DPRAM(29)은 퍼스널 컴퓨터 어플리케이션 소프트웨어와 통신하기 위한 공통 메모리로서, 퍼스널 컴퓨터의 사용자 프로그램과의 정보를 AT-버스를 통하여 송수신한다.

상기와 구성되는 본 발명의 동작을 살펴보면 다음과 같다.

전전자 교환기와의 IPC정합부(21)를 통하여 정합되며, 2Mbps의 전송속도를 가지며, HDLC형태로 된 데이타를 송수신하게 된다. 교환기로부터 수신된 데이터는 적합성의 판단을 거친후에 지정된 메모리(28)에 저장된다. 메모리(RAM : 28)에 저장된 데이타는 데이타의 종류에 따라 프로세서(26)에 의하여 처리되며 필요한 사용자 데이타인 경우에는 DPRAM(29)에 저장되고 인터럽트에 의하여 퍼스널 컴퓨터 사용자 프로그램에 보고된다. 송신 데이타의 경우는 수신된 데이타에 대한 응답메시지인 경우 프로세서(26)에 의하여 안정한 형태의 데이타로 가공된 다음 교환기로 전송되고, 퍼스널 컴퓨터의 요구에 의한 사용자 데이터인 경우에는 데이터를 DPRAM(29)로부터 읽어 필요한 가공절차를 거친후에 메모리(28)에 저장되고 일정한 절차에 의하여 프로세서(26)는 HDLC형태로 데이타를 변환하여 IPC 정합부(21)를 통하여 전전자 교환기에 전송되어 진다. 송수신 도중 오류가 발생한 경우는 IPC정합부(21)와 프로세서(26)간에 연결된 IPC정합 감시부(22)에 의해 검출되고 일정한 절차(Window Sliding)를 거쳐 복구 및 재전송하게 된다.

따라서, 상기 와 같이 구성되어 동작하는 본 발명은, 퍼스널 컴퓨터에 탑재되어 전전자 교환기 프로세서 버스와의 인터페이스를 제공하고 퍼스널 컴퓨터의 AT-BUS와 인터페이스 되어 퍼스널 컴퓨터에서 수행되는 사용자 프로그램과 전전자 교환기의 프로세서와 서로 통신할 수 있도록 하며, 16비트 원-칩 프로세서로 구현하여 교환기의 관리 및 운용을 용이하게 하고, 사용자 및 운용자가 퍼스널 컴퓨터 환경을 이용함으로써 사용자 편의성을 고도로 향상시키는 효과를 가진다.

Claims (4)

1. 분산 제어구조를 가지는 전전자 교환기의 내부 프로세서와 통신을 수행하기 위한 인터페이스를 담당하는 전전자 교환기 정합수단과, 퍼스널 컴퓨터측의 어플리케이션 소프트웨어와 통신하기 위한 공통메모리로서, 퍼스널 컴퓨터의 사용자 프로그램과의 정보를 AT-버스를 통하여 송수신하는 퍼스널 컴퓨터 정합수단과, 상기 전전자 교환기 정합수단을 통해 입력된 전전자 교환기로 부터의 데이타에 대해 적합성의 판단 수행후 저장시키며, 필요한 사용자 데이타인 경우에는 인터럽트에 의하여 퍼스널 컴퓨터 사용자 프로그램에 보고하고, 퍼스널 컴퓨터로부터 상기 퍼스널 컴퓨터 정합수단을 통해 입력된 데이타의 경우에는 일정한 가공절차를 거쳐 가공한 후 전전자 교환기로 전송되도록 상기 전전자 교환기 정합수단과 퍼스널 컴퓨터 정합수단을 제어하는 16비트 원-칩 마이크로 프로세서로 구현된 중앙제어수단과, 상기 중앙제어수단과 전전자 교환기 정합수단간에 연결되어 송수신 데이타의 오류를 검출하여, 일정하 절차에 의해 복구한 후 재전송하는 송수신 감시 수단을 포함하는 것을 특징으로 하는 전전자 교환기 접속용 프로세서.
2. 제1항에 있어서, 상기 중앙제어수단에 연결되며, 칩의 선택신호 및 주변회로 제어신호를 제어하며 외부 DTACK신호와 인터럽트 신호를 관리 생성하는 어드레스 디코더(23) 및 제어로직(24)을 더 포함하는 것을 특징으로 하는 전전자 교환기 접속용 프로세서.
3. 제1항에 있어서, 상기 전전자 교환기 정합수단은, 전전자 교환기 측과 송수신측의 클럭(CLK), 데이타(Data)와 경보신호(ALM)를 HDLC프로토콜을 통해 송수신하도록 구성된 것을 특징으로 하는 전전자 교환기 접속용 프로세서.
4. 제1항에 있어서, 상기 퍼스널 컴퓨터 정합수단은, 공통 메모리인 DPRAM으로 구성되는 것을 특징으로 하는 전전자 교환기 접속용 프로세서.