[go: up one dir, main page]

KR930007920Y1 - 양면 박막회로판을 갖는 이중 패키지 구조 - Google Patents

양면 박막회로판을 갖는 이중 패키지 구조 Download PDF

Info

Publication number
KR930007920Y1
KR930007920Y1 KR2019900017385U KR900017385U KR930007920Y1 KR 930007920 Y1 KR930007920 Y1 KR 930007920Y1 KR 2019900017385 U KR2019900017385 U KR 2019900017385U KR 900017385 U KR900017385 U KR 900017385U KR 930007920 Y1 KR930007920 Y1 KR 930007920Y1
Authority
KR
South Korea
Prior art keywords
thin film
double
circuit board
film circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019900017385U
Other languages
English (en)
Other versions
KR920010423U (ko
Inventor
김대성
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900017385U priority Critical patent/KR930007920Y1/ko
Publication of KR920010423U publication Critical patent/KR920010423U/ko
Application granted granted Critical
Publication of KR930007920Y1 publication Critical patent/KR930007920Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

양면 박막회로판을 갖는 이중 패키지 구조
제 1 도는 종래의 반도체 소자 패드와 리드사이의 연결구조도.
제 2 도는 제 1 도의 단면도.
제 3 도는 본 고안의 이중 칩 패키지구조도.
제 4 도는 본 고안에 의한 양면 박막회로판의 도시도.
* 도면의 주요부분에 대한 부호의 설명
11, 12 : 반도체 칩 13 : 양면 박막회로판
14 : 부착재 15 : 리드
16 : 패키지 17, 18 : 패드
20, 20A, 20B : 절연체
본 고안은 양면 박막회로판을 이용하여 반도체 소자의 패드(PAD)와 리드(Lead)사이 소자내의 두지점 사이 그리고 두개의 소자사이를 연결하도록 하여 한개의 패키지안에 두개의 반도체 소자를 내장토록한 반도체 소자 패키지의 구조에 관한것이다.
종래의 반도체 소자 패키지는 제 1 도 및 제 2 도에서 보는 바와같이 리드프레임(1), 패키지(2), 반도체 칩(3), 부착재(4) 반도체 칩 표면의 패드(5)와 리드프레임(1)을 연결하는 와이어(7)로 구성되어 있으며 그의 결합순은 부착재(4)에 반도체 칩(3)을 결합시킨 다음, 반도체 칩위의 칩 패드(5)와 리드프레임(1)을 와이어 (7)를 이용하여 연결시킨다.
따라서 종래의 반도체 소자 패키지는 하나의 칩만을 내장하고 있을 뿐이어서, 소자의 집적정도가 단지 칩 자체의 집적 능력에만 의존할수 밖에 없었다.
본 고안은 이와같은 종래의 패키지구조를 개선시킨 것으로 이하 상술하겠다.
본 고안의 반도체 소자 패키지는 양면 박막회로판을 이용한 이중 칩패키지구조를 구성토록한 것으로, 제 3 도에서는 보는 바와같이, 반도체 칩(11)과 반도체 칩(12), 양면 박막회로판(13), 다이부착재(14) 그리고 리드(15)와 이들을 보호하기 위한 패키지(16)로 구성되어 있다.
또한 본 고안의 양면 박막회로판은 제 3 도 및 제 4 도에서 보는 바와같이 반도체 칩(11, 12)과 양면 박막회로판 내의 회로를 연결하기 위한 패드(17, 18), 리드(15)와 반도체 칩(11, 12)사이를 연결하는 박막회로판 리드(19), 박막회로를 다층화를 위한 절연체(20, 20A, 20B)로 구성되어 있다.
본 고안에 의한 반도체 소자 패키지 그리고 양면 박막회로판을 이용한 이중 칩 패키지는 다이부착재(14)에 반도체 칩(12)을 부착시킨다음, 그위에 양면 박막회로판을 부착한다.
이때 제 3 도에 도시한 양면 박막회로판의 아랫면 피드(P3)와 반도체 칩(12)회로의 패드가 연결되고, 박막회로판 리드(19)를 통하여 리드(15)와 반도체 칩(12)이 연결되며, 또한 반도체 칩(12)내의 각 부분사이가 제 3 도의 내부 접촉회로(21)를 통해 연결된다.
그리고 양면 박막회로판위에 또 하나의 반도체 칩(11)을 부착시킴으로써, 반도체 칩(11, 12)각각의 내부 부분들사이, 반도체 칩(11, 12) 각각을 리드로, 그리고 반도체 칩(11)과 반도체 칩(12) 사이가 상호 연결되게 된다.
이렇게 결합이 완료된 것을 패키지(16)를 사용하여 보호하도록 한다.
이와같은 구성에 의한 본 고안의 반도체 소자 패키지는 종래의 반도체 소자의 집적정도가 칩자체의 집적능력 정도에만 의존하던 것을 양면 박막회로판을 이용함으로써, 칩 내부의 각 부분을 연결토록하여 칩의 집적도를 증가시키고 또한 두 칩사이를 연결함으로써 패키지당 집적도 증가시킬 수 있다는 효과가 있다.

Claims (1)

  1. 양면 박막회로판을 이용하여 두개의 칩을 하나의 패키지에 내장시킴에 있어서, 반도체 칩(11, 12)과 양면 박막회로판 내의 회로를 연결하기 위한 패드(17, 18), 리드(15)와 반도체 칩(11, 12) 사이를 연결하는 박막회로판 리드(19), 박막회로의 다층화를 위한 절연체(20, 20A, 20B)로 구성된 것을 특징으로 하는 양면 박막회로판을 갖는 이중 패키지구조.
KR2019900017385U 1990-11-13 1990-11-13 양면 박막회로판을 갖는 이중 패키지 구조 Expired - Fee Related KR930007920Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900017385U KR930007920Y1 (ko) 1990-11-13 1990-11-13 양면 박막회로판을 갖는 이중 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900017385U KR930007920Y1 (ko) 1990-11-13 1990-11-13 양면 박막회로판을 갖는 이중 패키지 구조

Publications (2)

Publication Number Publication Date
KR920010423U KR920010423U (ko) 1992-06-17
KR930007920Y1 true KR930007920Y1 (ko) 1993-11-24

Family

ID=19305338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900017385U Expired - Fee Related KR930007920Y1 (ko) 1990-11-13 1990-11-13 양면 박막회로판을 갖는 이중 패키지 구조

Country Status (1)

Country Link
KR (1) KR930007920Y1 (ko)

Also Published As

Publication number Publication date
KR920010423U (ko) 1992-06-17

Similar Documents

Publication Publication Date Title
TW358230B (en) Semiconductor package
KR900005586A (ko) 반도체 디바이스 및 그 형성 방법
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR970018433A (ko) 기판에 반도체 장치를 부착시키기 위한 연결구조
KR950004467A (ko) 반도체장치 및 그 제조방법
KR890007410A (ko) 반도체 장치
KR930024140A (ko) 반도체장치 및 그 제조방법
KR940008061A (ko) 기판상의 칩 어셈블리 및 이의 제조 방법
CA2095609A1 (en) Leadless pad array chip carrier
JPS5655067A (en) Semiconductor integrated circuit device
KR930007920Y1 (ko) 양면 박막회로판을 갖는 이중 패키지 구조
JPS62226636A (ja) プラスチツクチツプキヤリア
JPS62131555A (ja) 半導体集積回路装置
JPH06103731B2 (ja) 半導体パッケ−ジ
KR930007919Y1 (ko) 양면탭 패키지 결합 구조
KR930003333A (ko) 반도체 디바이스
JPS5778146A (en) Integrated circuit device
KR920010863A (ko) 반도체장치
JPH01114061A (ja) 半導体パッケージ
KR970077561A (ko) 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package)
KR870000753A (ko) 수지봉합형 반도체장치
KR920018913A (ko) 반도체 장치 및 그의 제조 방법
KR890001183A (ko) 반도체장치
JPS6232550U (ko)
JPH03236245A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19901113

UA0201 Request for examination

Patent event date: 19901113

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19931030

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19940218

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19940314

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19940314

UR1001 Payment of annual fee

Payment date: 19961101

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19971031

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19981030

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19991101

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20001019

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee