[go: up one dir, main page]

KR920006858A - 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 - Google Patents

직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 Download PDF

Info

Publication number
KR920006858A
KR920006858A KR1019910014385A KR910014385A KR920006858A KR 920006858 A KR920006858 A KR 920006858A KR 1019910014385 A KR1019910014385 A KR 1019910014385A KR 910014385 A KR910014385 A KR 910014385A KR 920006858 A KR920006858 A KR 920006858A
Authority
KR
South Korea
Prior art keywords
bus
arbitration
priority
cycle
data
Prior art date
Application number
KR1019910014385A
Other languages
English (en)
Other versions
KR950014505B1 (ko
Inventor
보호슬로우 마리닌 죠지
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR920006858A publication Critical patent/KR920006858A/ko
Application granted granted Critical
Publication of KR950014505B1 publication Critical patent/KR950014505B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

직접 메모리 억세스 데이타 전송중의 버스 중재 최적화 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구체화하는 컴퓨터 버스 관리 장치의 블럭도,
제2도는 본 발명을 구현하기 위해 단일 소스로부터 2개의 비병행 클럭 사이클을 발생하기 위해 각 외부 장치와 조합된 회로의 개략도,
제4도는 예시적으로“5”(0101)로서 가정한 일정한 우선순위에 따라 상기 클럭 사이클중 최종 사이클의 끝에서 버스 마스터를 승인하는 종래 회로의 개략도.

Claims (22)

  1. 한 메모리 및/또는 중재 우선 순위를 각각 갖고 있는 다수의 외부 장치사이의 비전용 버스(12)를 통한 직접메모리 억세스(DMA)데이타 전송중에 버스 중재를 최적화 하기 위한 장치에 있어서, 전송 사이클당 적어도 2개의 비중복 클럭(C1,C2)과, 중재 사이클당 적어도 하나의 전송 사이클을 제공하기 위한 수단과, 상기클럭중 제1클럭의 상승부에서만 각 외부 장치로부터 중재 버스(40)로 중재 우선순위 요청을 전송하기 위한 수단과, 상기 클럭의 마지막 클럭의 끝에서 동작하여, 버스 마스터가 되는 외부장치를 지정하기 위해 최고 우선순위를 가진 외부장치의 우선순위 코드를 결정하기 위한 수단(45, 또는 84) 및, 당시의 활성 버스 마스터가 제어를 철회한 후 차기 사이클 동안에 비전용 버스를 통해 지정된 버스마스터와 메모리 또는 다른 외부 장치 사이에 어드레스 및 데이타 를 전송하기 위한 수단(49,59)을 포함해서 이루어진 버스 중재 최적화 장치.
  2. 제1항에 있어서, 적어도 수개의 외부 장치의 우선순위를 동적으로 변화 시키기 위한 수단 (70포함)을 포함해서 이루어진 버스 중재 최적화 장치.
  3. 제1항에 있어서, 각 외부 장치의 우선 순위가 미리 선정되어 있고, 고정되어 있는 버스 중재 최적화 장치.
  4. 제1항에 있어서, 버스 마스터 우선순위에 대해 모든 요청을 동기화시키기 위한 수단(41,48)을 포함해서 이루어진 버스 중재 최적화 장치.
  5. 제1항에 있어서, 어드레스 또는 데이타 전송 사이클의 손실이 없게 되는 방식으로 상기 중재 사이클을 파이프라이닝하기 위한 수단(41,48,50,51,49,58,59)을 포함해서 이루어진 버스 중재 최적화 장치.
  6. 제1항에 있어서, 상기 전송 수단이 버스 요청을 파이프라이닝하고, 다음에 어드레스로 버스 승인을 파이프라이닝하고, 다음에 데이타 전송을 파이프라이닝하기 위한 수단(41,48,50,51,49,58,59)을 포함하고 있는 버스 중재 최적화 장치.
  7. 제1항에 있어서, 상기 전송수단이, 비전용 버스에 상이한 외부 장치로 부터 멀티플렉스된 연속한 순차적인 스트림으로 데이타를 전송하기 위한 수단(59)을 포함하고 있는 버스 중재 최적화 장치.
  8. 제1항에 있어서, 상기 전송 수단이, 연속한 사이클 동안에 상이한 버스 마스터로부터 DMA 데이타를 전송하기 위한 수단 (59)을 포함하고 있는 버스 중재 최적화 장치.
  9. 제1항에 있어서, 당시의 활성 버스 마스터로 하여금 하나 또는 그 이상의 의부 장치와 통신하는 사이클 수를 연장하도록 허용하기 위한 수단(54,53,55,52)을 포함해서 이루어진 버스 중재 최적화 장치.
  10. 제1항에 있어서 상기 중재 사이클이 전송 사이클 또는 그 정수배와 길이가 동일하게 되어 있는 버스 중재 최적화 장치.
  11. 제1항에 있어서, 차기 사이클 동안 버스 마스터가 된다는 것을 상기 외부 장치중 특성 장치에 통지하기 위해 중재 사이클 다음에 오는 상기 제1클럭의 상승부에 응답하도록 되어 있는 수단(48,50,51,49)을 포함해서 이루어진 버스 중재 최적화 장치.
  12. 제1항에 있어서, 버스 마스터로서 라인에서 차기로 지정된 장치를 프리엠팅 하기 위한 수단을 포함하고 있으며, 이 수단이 (a) 당시의 활성 마스터가 록킹 주기(-Lock 신호에 의한)를 개시함으로써 하나 이상의 전송 사이클동안 버스 지배상태를 유지하는 경우와, (b) 보다 높은 우선순위 장치가 상기 록킹 주기 동안 중재를 얻게 되는 경우로, 동작하도록 되어 있는 버스 중재 최적화 장치.
  13. 제1항에 있어서, 비전용 버스가 하나의 어드레스 버스와 하나의 양방향 데이타 버스를 포함하고 있는 버스 중재 최적화 장치.
  14. 제1항에 있어서, 비전용 버스가, 반-사이클 주기로 멀티플렉스되는 어드레스 및 데이타를 송출하기 위한 단방향 버스와, 인입시 단방향이 되는 데이타 버스를 포함하고 있는 버스 중재 최적화 장치.
  15. 제1항에 있어서, 비전용 버스가 어드레스 및 데이타를 위한 단일의 양방향 버스이며, 어드레스는 긴 전송의 개시점에서만 전송되고, 후속의 데이타 전송 사이클 동안에는 새로운 비순차적인 어드레스가 전송될때까지 어드레스가 순차적으로 증가되도록되어 있는 버스 중재 최적화 장치.
  16. 메모리 및/또는 중재 우선순위를 각각 가진 다수의 외부장치 사이의 비전용 버스를 통한 직접 메모리 억세스(DMA)데이타 전송중에 버스 중재를 최적화 하기 위한 방법에 있어서, 전송 사이클당 적어도 2개의 비중복 클럭과, 중재 사이클당 적어도 하나의 전송 사이클을 제공하는 단계와, 상기 클럭중 제1클럭의 상승부에서만 각 외부 장치로 부터 중재 우선순위 요청을 전송하는 단계와, 상기 클럭중 최종 클럭의 끝에서, 최고 우선순위를 가진 외부 장치의 우선순위 코드를 결정하고, 그것을 버스 마스터가 되는 외부 장치로서 지정하는 단계와, 당시의 활성 버스 마스트가 제어를 철회한 후 차기 사이클 동안에 비전용 버스를 통해 지정된 버스 마스터와 메모리 또는 다른 외부 장치사이에 어드레스 및 데이타를 전송하는 단계를 포함하고 있는 버스 중재 최적화 방법.
  17. 제16항에 있어서, 외부 장치중 적어도 수개의 외부 장치의 우선순위를 동적으로 변화시키는 단계를 포함하고 있는 버스 중재 최적화 방법.
  18. 제16항에 있어서, 전송 단계 동안에, 비전용 버스상에 상이한 외부 장치로 부터 멀티플렉스된 연속한 순차적인 스트림으로 데이타를 전송하는 단계를 포함하고 있는 버스 중재 최적화 방법.
  19. 제16항에 있어서, 어드레스 또는 데이타 전송 사이클의 손실의 없게되는 방식으로 상기 중재 사이클을 파이프라이닝하는 단계를 포함하고 있는 버스 중재 최적화 방법.
  20. 제16항에 있어서, 당시의 활성 버스 마스터로 하여금 하나 또는 그 이상의 외부 장치와 통신하는 사이클의 수를 연장시키도록 허용하는 단계를 포함하고 있는 버스 중재 최적화 방법.
  21. 제16항에 있어서, 한 중재 사이클 다음에 오는 상기 제1클럭의 상승부에 응답하여, 차기 사이클 동안 버스 마스터가 된다는 것을 상기 외부 장치중 특정 장치에 통지하는 단계를 포함하고 있는 버스 중재 최적화 방법.
  22. 제16항에 있어서, 버스 마스터로서 라인에서 차기로 지정된 장치를 프리엠팅 하는 단계를 포함하며, (c)록킹 주기를 개시함으로써 당시의 활성 버스 마스터가 하나 이상의 전송 사이클 동안 버스 지배 상태를 유지하고, (b) 상기 록킹 주기 동안에 보다 높은 우선순위 장치가 중재를 얻게되도록 되어 있는 버스 중재 최적화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014385A 1990-09-21 1991-08-21 버스 조정 최적화 장치 및 버스 조정 통과 최적화 방법 KR950014505B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58634990A 1990-09-21 1990-09-21
US586,349 1990-09-21

Publications (2)

Publication Number Publication Date
KR920006858A true KR920006858A (ko) 1992-04-28
KR950014505B1 KR950014505B1 (ko) 1995-12-02

Family

ID=24345380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014385A KR950014505B1 (ko) 1990-09-21 1991-08-21 버스 조정 최적화 장치 및 버스 조정 통과 최적화 방법

Country Status (18)

Country Link
US (1) US5195185A (ko)
EP (1) EP0476990B1 (ko)
JP (1) JPH0810445B2 (ko)
KR (1) KR950014505B1 (ko)
CN (1) CN1037553C (ko)
AU (1) AU639589B2 (ko)
BR (1) BR9103929A (ko)
CA (1) CA2050129C (ko)
CZ (1) CZ282214B6 (ko)
DE (1) DE69132344T2 (ko)
FI (1) FI914429A (ko)
HU (1) HU215867B (ko)
MX (1) MX173460B (ko)
NO (1) NO913707L (ko)
PL (1) PL167608B1 (ko)
PT (1) PT99006A (ko)
RU (1) RU2110838C1 (ko)
SG (1) SG42853A1 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559962A (en) * 1989-10-09 1996-09-24 Yamaha Corporation Data transmission system selecting both source and destination using addressing mechanism
US5461723A (en) * 1990-04-05 1995-10-24 Mit Technology Corp. Dual channel data block transfer bus
FR2675286B1 (fr) * 1991-04-15 1993-06-18 Bull Sa Circuit integre arbitreur de bus mca et utilisations d'un tel circuit.
US5454082A (en) * 1991-09-18 1995-09-26 Ncr Corporation System for preventing an unselected controller from transferring data via a first bus while concurrently permitting it to transfer data via a second bus
JPH05165762A (ja) * 1991-12-13 1993-07-02 Toshiba Corp Ｄｍａコントローラ
DE69319763T2 (de) * 1992-03-04 1999-03-11 Motorola, Inc., Schaumburg, Ill. Verfahren und Gerät zur Durchführung eines Busarbitrierungsprotokolls in einem Datenverarbeitungssystem
DE69320508T2 (de) * 1992-03-04 1999-03-04 Motorola, Inc., Schaumburg, Ill. Verfahren und Gerät zur Busarbitrierungsdurchführung mit einem Arbiter in einem Datenverarbeitungssystem
US5341480A (en) * 1992-04-09 1994-08-23 Apple Computer, Inc. Method and apparatus for providing a two conductor serial bus
JPH05342178A (ja) * 1992-06-10 1993-12-24 Hitachi Ltd 調停回路およびそれを用いたデータ処理装置
US5313591A (en) * 1992-06-25 1994-05-17 Hewlett-Packard Company Computer bus arbitration for N processors requiring only N unidirectional signal leads
US5596749A (en) * 1992-09-21 1997-01-21 Texas Instruments Incorporated Arbitration request sequencer
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5299196A (en) * 1992-11-12 1994-03-29 International Business Machines Corporation Distributed address decoding for bus structures
JPH06282528A (ja) * 1993-01-29 1994-10-07 Internatl Business Mach Corp <Ibm> データ転送方法及びそのシステム
US5546548A (en) * 1993-03-31 1996-08-13 Intel Corporation Arbiter and arbitration process for a dynamic and flexible prioritization
EP0619547A1 (en) * 1993-04-05 1994-10-12 Motorola, Inc. A method of requesting data and apparatus therefor
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US5517671A (en) * 1993-07-30 1996-05-14 Dell Usa, L.P. System for designating a plurality of I/O devices to a plurality of I/O channels and connecting and buffering the plurality of I/O channels to a single system bus
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
US5524215A (en) * 1993-10-05 1996-06-04 Motorola, Inc. Bus protocol and method for controlling a data processor
EP0654743A1 (en) * 1993-11-19 1995-05-24 International Business Machines Corporation Computer system having a DSP local bus
US6026455A (en) * 1994-02-24 2000-02-15 Intel Corporation Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system
US5519838A (en) * 1994-02-24 1996-05-21 Hewlett-Packard Company Fast pipelined distributed arbitration scheme
US5533205A (en) * 1994-03-30 1996-07-02 International Business Machines Corporation Method and system for efficient bus allocation in a multimedia computer system
US5572687A (en) * 1994-04-22 1996-11-05 The University Of British Columbia Method and apparatus for priority arbitration among devices in a computer system
US5526496A (en) * 1994-04-22 1996-06-11 The University Of British Columbia Method and apparatus for priority arbitration among devices in a computer system
US5758106A (en) * 1994-06-30 1998-05-26 Digital Equipment Corporation Arbitration unit which requests control of the system bus prior to determining whether such control is required
US6256694B1 (en) * 1994-06-30 2001-07-03 Compaq Computer Corporation Distributed early arbitration
US5568614A (en) * 1994-07-29 1996-10-22 International Business Machines Corporation Data streaming between peer subsystems of a computer system
US5598542A (en) * 1994-08-08 1997-01-28 International Business Machines Corporation Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5634060A (en) * 1994-08-09 1997-05-27 Unisys Corporation Method and apparatus for high-speed efficient bi-directional communication between multiple processor over a common bus
US5559969A (en) * 1994-08-09 1996-09-24 Unisys Corporation Method and apparatus for efficiently interfacing variable width data streams to a fixed width memory
US6434638B1 (en) 1994-12-09 2002-08-13 International Business Machines Corporation Arbitration protocol for peer-to-peer communication in synchronous systems
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
JP3320233B2 (ja) * 1995-02-06 2002-09-03 キヤノン株式会社 記録装置
US5701313A (en) * 1995-02-24 1997-12-23 Unisys Corporation Method and apparatus for removing soft errors from a memory
US5511164A (en) 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system
US5740383A (en) * 1995-12-22 1998-04-14 Cirrus Logic, Inc. Dynamic arbitration priority
KR100201325B1 (ko) * 1996-03-30 1999-06-15 유기범 다중 프로세서 시스템에서 시스템 버스의 클럭속도를 향상시키는 방법
US5842025A (en) * 1996-08-27 1998-11-24 Mmc Networks, Inc. Arbitration methods and apparatus
US5822766A (en) * 1997-01-09 1998-10-13 Unisys Corporation Main memory interface for high speed data transfer
US5970253A (en) * 1997-01-09 1999-10-19 Unisys Corporation Priority logic for selecting and stacking data
US5859986A (en) * 1997-02-20 1999-01-12 International Business Machines Corporation Bandwidth efficient method and means for resynchronizing a master and slave over a clocked, arbitrated, bidirectional multistate parallel bus using local data recirculation, wait states, and cycle stealing
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
US5996037A (en) * 1997-06-03 1999-11-30 Lsi Logic Corporation System and method for arbitrating multi-function access to a system bus
US6006303A (en) * 1997-08-28 1999-12-21 Oki Electric Industry Co., Inc. Priority encoding and decoding for memory architecture
JP4019333B2 (ja) * 1998-02-13 2007-12-12 富士通株式会社 ヘッドｉｃ回路及び記録装置
US6047336A (en) * 1998-03-16 2000-04-04 International Business Machines Corporation Speculative direct memory access transfer between slave devices and memory
US6199135B1 (en) 1998-06-12 2001-03-06 Unisys Corporation Source synchronous transfer scheme for a high speed memory interface
US6182112B1 (en) 1998-06-12 2001-01-30 Unisys Corporation Method of and apparatus for bandwidth control of transfers via a bi-directional interface
US6330646B1 (en) * 1999-01-08 2001-12-11 Intel Corporation Arbitration mechanism for a computer system having a unified memory architecture
US6519666B1 (en) 1999-10-05 2003-02-11 International Business Machines Corporation Arbitration scheme for optimal performance
US8834864B2 (en) * 2003-06-05 2014-09-16 Baxter International Inc. Methods for repairing and regenerating human dura mater
KR101034493B1 (ko) * 2004-01-09 2011-05-17 삼성전자주식회사 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스
JP2006155387A (ja) * 2004-11-30 2006-06-15 Yamaha Corp コンピュータシステム
WO2008002297A1 (en) * 2006-06-27 2008-01-03 Thomson Licensing Method and apparatus for performing arbitration
GB2473505B (en) * 2009-09-15 2016-09-14 Advanced Risc Mach Ltd A data processing apparatus and a method for setting priority levels for transactions
US8713277B2 (en) * 2010-06-01 2014-04-29 Apple Inc. Critical word forwarding with adaptive prediction
CN111478840A (zh) * 2020-04-15 2020-07-31 联合华芯电子有限公司 用于总线系统的双速率仲裁中继设备
CN113821470B (zh) * 2020-06-19 2024-09-06 杭州中天微系统有限公司 总线设备、嵌入式系统和片上系统
RU2749911C1 (ru) * 2020-12-25 2021-06-21 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Аппаратная реализация механизма использования одной памяти несколькими устройствами

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481580A (en) * 1979-11-19 1984-11-06 Sperry Corporation Distributed data transfer control for parallel processor architectures
US4453211A (en) * 1981-04-28 1984-06-05 Formation, Inc. System bus for an emulated multichannel system
EP0340347B1 (en) * 1983-09-22 1994-04-06 Digital Equipment Corporation Bus arbitration system
US4967344A (en) * 1985-03-26 1990-10-30 Codex Corporation Interconnection network for multiple processors
US4837677A (en) * 1985-06-14 1989-06-06 International Business Machines Corporation Multiple port service expansion adapter for a communications controller
US4924427A (en) * 1985-11-15 1990-05-08 Unisys Corporation Direct memory access controller with direct memory to memory transfers
US4949301A (en) * 1986-03-06 1990-08-14 Advanced Micro Devices, Inc. Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs
JPS6366654A (ja) * 1986-09-08 1988-03-25 Matsushita Electric Ind Co Ltd 同期型バス
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
DE3782500T2 (de) * 1987-12-23 1993-05-06 Ibm Gemeinsam genutzte speicherschnittstelle fuer datenverarbeitungsanlage.
US5001625A (en) * 1988-03-24 1991-03-19 Gould Inc. Bus structure for overlapped data transfer
US5016162A (en) * 1988-03-30 1991-05-14 Data General Corp. Contention revolution in a digital computer system
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5006982A (en) * 1988-10-21 1991-04-09 Siemens Ak. Method of increasing the bandwidth of a packet bus by reordering reply packets

Also Published As

Publication number Publication date
US5195185A (en) 1993-03-16
CA2050129C (en) 1996-05-14
KR950014505B1 (ko) 1995-12-02
AU8261291A (en) 1992-03-26
FI914429A0 (fi) 1991-09-20
NO913707D0 (no) 1991-09-20
NO913707L (no) 1992-03-23
EP0476990B1 (en) 2000-08-02
RU2110838C1 (ru) 1998-05-10
CN1060166A (zh) 1992-04-08
SG42853A1 (en) 1997-10-17
EP0476990A2 (en) 1992-03-25
CA2050129A1 (en) 1992-03-22
MX173460B (es) 1994-03-04
CS287491A3 (en) 1992-04-15
JPH0810445B2 (ja) 1996-01-31
DE69132344D1 (de) 2000-09-07
BR9103929A (pt) 1992-05-26
DE69132344T2 (de) 2001-02-15
PT99006A (pt) 1993-10-29
FI914429A (fi) 1992-03-22
AU639589B2 (en) 1993-07-29
PL291778A1 (en) 1992-06-01
PL167608B1 (pl) 1995-09-30
HU913024D0 (en) 1992-01-28
JPH04246758A (ja) 1992-09-02
HU215867B (hu) 1999-03-29
HUT58931A (en) 1992-03-30
EP0476990A3 (en) 1993-08-04
CN1037553C (zh) 1998-02-25
CZ282214B6 (cs) 1997-06-11

Similar Documents

Publication Publication Date Title
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
US4390969A (en) Asynchronous data transmission system with state variable memory and handshaking protocol circuits
EP0383475A2 (en) Shared resource arbitration
JP3057934B2 (ja) 共有バス調停機構
KR840001369A (ko) 동적 메모리의 리프 레시회로
EP0319668A3 (en) Inter and intra priority resolution network for an asynchronous bus system
JP2734246B2 (ja) パイプラインバス
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR950023107A (ko) 공용버스에서의 버스점유 중재장치
SU752344A1 (ru) Мультипроцессорна вычислительна система
KR960042387A (ko) 하이파이플러스 인터럽트버스 중재방법
KR960703250A (ko) 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system)
JPS5850061A (ja) 並列バス転送方式
JPH0560625B2 (ko)
Rimmer The fundamentals of FASTBUS
JPS54161854A (en) Input/output control system for information processor
SU769522A1 (ru) Мультиплексный канал
KR960004058B1 (ko) 메모리 리드방법
SU947849A1 (ru) Устройство дл сопр жени
KR840005230A (ko) 데이타 처리 시스템에 있어서의 악세스 요구 제어장치
SU1128257A1 (ru) Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали
SU424148A1 (ru) Устройство для обслуживания заявок коллектива пользователей
SU809139A2 (ru) Устройство дл сопр жени
JPS61264463A (ja) バス制御方式
JPS61120262A (ja) メモリ間インテリジエントｄｍａ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910821

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950228

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19951110

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960518

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960518

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19981130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19991123

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20001021

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20011010

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20021128

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20031024

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20041129

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20051201

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20061127

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20071130

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20081126

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20081126

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee