[go: up one dir, main page]

KR920001532A - 이중포트메모리장치 - Google Patents

이중포트메모리장치 Download PDF

Info

Publication number
KR920001532A
KR920001532A KR1019910009499A KR910009499A KR920001532A KR 920001532 A KR920001532 A KR 920001532A KR 1019910009499 A KR1019910009499 A KR 1019910009499A KR 910009499 A KR910009499 A KR 910009499A KR 920001532 A KR920001532 A KR 920001532A
Authority
KR
South Korea
Prior art keywords
memory device
circuits
address
dual port
port memory
Prior art date
Application number
KR1019910009499A
Other languages
English (en)
Other versions
KR950010138B1 (ko
Inventor
게이지 나미모토
히로마사 하야시
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920001532A publication Critical patent/KR920001532A/ko
Application granted granted Critical
Publication of KR950010138B1 publication Critical patent/KR950010138B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음

Description

이중포트메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 이중포트메모리장치의 블럭도,
제2도 및 제3도는 본 발명에 따른 좌표계의 구체예를 나타낸 도면.

Claims (4)

  1. 메모리어레이(5)와 이 메모리어레이(5)에 격납된 데이터의 독출/기록을 샐행하는 2조의 포트(10,20)를 구비한 메모리장치에 있어서, 상기 메모리어레이(5)의 소정 어드레스를 억세스하기 위한 억세스신호를 출력시키는 어드레스회로(13,23;33,35)와, 이드레스회로(13,23;33,35)에서 지정된 어드레스에 대해 데이터의 입출력을 실해아는 입출력 회로(15,25;37,38)및, 이들 어드레스회로(13,23;33,35)와 입출력 회로(15,25;37,39)의 제어를 실행하는 제어회로(17,27;43,45)를 구비하여 구성되고, 상기 포트(10,20)의 어드레스회로(13,23;33,35)는 다른 좌표계에 따른 어드레스지정정보를 입력받아 상기 메모리어레이의 억세스에 필요한 억세스신호로 변환하는 기능을 가춘 것을 특징으로 하는 이중포트메모리장치.
  2. 제1항에 있어서, 상기 어드레스(13,23;33,35)와 상기 입출력회로(15,25;37,39)및 상기 제어회로(17,27;43,45)는 2개의 다른 좌표계에 대응하여 각각 2조씩 설치되어 있는 것을 특징으로 하는 이중포트메모리장치.
  3. 제1항에 있어서, 상기 좌표계는 직교좌표계와 극좌표계인 것을 특징으로 하는 이중포트메모리장치.
  4. 제1항에 있어서, 상기 좌표계의 변환기능은 개서가 가능한 변환테이블에 의해 실현되는 것을 특징으로 하는 이중포트메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910009499A 1990-06-11 1991-06-10 2중포트 메모리 및 2중포트 메모리의 억세스방법 KR950010138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-149773 1990-06-11
JP2149773A JP2573395B2 (ja) 1990-06-11 1990-06-11 デュアルポートメモリ装置

Publications (2)

Publication Number Publication Date
KR920001532A true KR920001532A (ko) 1992-01-30
KR950010138B1 KR950010138B1 (ko) 1995-09-07

Family

ID=15482417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009499A KR950010138B1 (ko) 1990-06-11 1991-06-10 2중포트 메모리 및 2중포트 메모리의 억세스방법

Country Status (3)

Country Link
US (1) US5289426A (ko)
JP (1) JP2573395B2 (ko)
KR (1) KR950010138B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1049992C (zh) * 1994-09-16 2000-03-01 联华电子股份有限公司 用于图像合成装置的位置转换装置
US5680365A (en) * 1996-05-16 1997-10-21 Mitsubishi Semiconductor America, Inc. Shared dram I/O databus for high speed operation
KR100773063B1 (ko) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법
WO2008032987A1 (en) * 2006-09-12 2008-03-20 Mtek Vision Co., Ltd. Dual port memory device, memory device and method of operating the dual port memory device
KR100773065B1 (ko) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107180A (en) * 1980-01-30 1981-08-25 Fujitsu Ltd Three-dimensional polar coordinate readout method for memory unit
US5146572A (en) * 1980-11-17 1992-09-08 International Business Machines Corporation Multiple data format interface
JPS58116860A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
JPS63225290A (ja) * 1987-03-14 1988-09-20 株式会社日立製作所 表示制御回路
JPS63225846A (ja) * 1987-03-16 1988-09-20 Yaskawa Electric Mfg Co Ltd アドレス変換機構付マルチポ−トメモリ
US4933909A (en) * 1988-12-19 1990-06-12 Bull Hn Information Systems Inc. Dual read/write register file memory
US5001672A (en) * 1989-05-16 1991-03-19 International Business Machines Corporation Video ram with external select of active serial access register

Also Published As

Publication number Publication date
KR950010138B1 (ko) 1995-09-07
US5289426A (en) 1994-02-22
JP2573395B2 (ja) 1997-01-22
JPH0444694A (ja) 1992-02-14

Similar Documents

Publication Publication Date Title
KR910010328A (ko) 패리티 능력을 가진 디스크 배열 제어기
KR850006652A (ko) 프로세스와 메모리를 내장한 집적회로와 그것을 사용한 시스템
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR850008071A (ko) 디지탈 스위칭 모듈
KR920001532A (ko) 이중포트메모리장치
KR920003314A (ko) 반도체 메모리장치
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR910014954A (ko) 다포트메모리회로의 테스트장치
JPS6383845A (ja) メモリカ−ド
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
FR2454242A1 (fr) Reseau de commutation multiplex a division du temps dans lequel la memoire tampon est associative, a circulation et en forme de dispositif a charges couplees
JPS62276643A (ja) メモリ制御方式
KR940010796A (ko) 어드레스 변환 방법 및 장치
SU903849A1 (ru) Устройство сопр жени с пам тью
KR100189553B1 (ko) 정보저장장치와 컴퓨터 시스템간에 데이타를 인터페이싱하기위한회로
KR910012880A (ko) I/o 포트를 통한 메모리 팩 인터페이스 로직회로
KR890004238A (ko) 순차접근 기억장치
KR930008613A (ko) 중신(重信)직렬 메모리를 액세스하는 방법 및 장치
KR920001353A (ko) 프로세서와 코프로세서의 프로세서간 통신방식
KR910001566A (ko) 공통 메모리 억쎄스방식
JPH02129747A (ja) Ｉ／ｏインターフェース回路
GB2229557A (en) Accessing an addressable memory

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910610

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910610

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19941231

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19950809

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19951128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960209

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19971230

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19990825

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20000829

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20010830

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20020829

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20030901

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee