[go: up one dir, main page]

KR910015167A - 클램프 회로 - Google Patents

클램프 회로 Download PDF

Info

Publication number
KR910015167A
KR910015167A KR1019910000590A KR910000590A KR910015167A KR 910015167 A KR910015167 A KR 910015167A KR 1019910000590 A KR1019910000590 A KR 1019910000590A KR 910000590 A KR910000590 A KR 910000590A KR 910015167 A KR910015167 A KR 910015167A
Authority
KR
South Korea
Prior art keywords
coupled
output terminal
terminal
clamp circuit
current source
Prior art date
Application number
KR1019910000590A
Other languages
English (en)
Other versions
KR100227709B1 (ko
Inventor
토마스 프링 러쎌
Original Assignee
에릭 피.허맨
알 씨 에이 라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭 피.허맨, 알 씨 에이 라이센싱 코포레이션 filed Critical 에릭 피.허맨
Publication of KR910015167A publication Critical patent/KR910015167A/ko
Application granted granted Critical
Publication of KR100227709B1 publication Critical patent/KR100227709B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Picture Signal Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Networks Using Active Elements (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

내용 없음

Description

클팸프 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명을 실시하는 클팸프 회로의 개략적인 블럭선도, 제3도는 제1도의 시스템을 실현하기 위한 전형적인 회로의 상세한 개략선도.

Claims (13)

  1. 신호 입력 단자 및 신호 출력 단자, 상기 신호 입력 단자와 출력 단자 사이에 결합된 커플링 캐패시터를 포함하는 클램프 회로에 있어서, 상기 신호 출력 단자에 결합된 입력 단자와, 한 출력 단자를 갖는 저역 통과필터, 상기 저역 통가 필터의 출력 단자에 결합된 제1입력 단자, 기준 전위의 한 소스에 결합된 제2입력단자를 가지며, 상기 저역 통과 필터와 상기 기준 전위에 의해 제공된 신호의 차이에 관련된 제어 신호를 발생하기 위한 비교기, 상기 비교기에 결합된 제어 입력 단자, 상기 신호 출력 단자에 결합된 출력 단자를 가지며, 상기 제어 신호에 따라, 상기 기준 전위가 한 소정의 극성 감지로 상기 저역 통과 필터에 의해 제공된 신호와 다를때 상기 기준 전위에 대해 소정의 관계를 갖는 상기 신호 출력 단자에서 한 전위를 설정할 방향으로 상기 캐패시터에 전류를 제공하는데, 상기 이외에는 실제로 전류를 제공하지 않는 제어 가능한 전류원을 포함하는 것을 특징으로 하는 클램프회로.
  2. 제1항에 있어서, 상기 신호 출력 단자에 결합된 출력 단자를 가지며, 상기 신호 출력 단자가 상기 소정의 극성 감지로 상기 기준 전위와 다른 한 전위를 나타내도록 하는 방향으로 실제 일정한 전류를 계속 제공하기 위한 일정한 전류원을 포함하는 것을 특징으로 하는 클램프 회로.
  3. 제1항에 있어서, 상기 비교기와 상기 제어 가능한 전류원 사이에 결합된 저역 통과 필터를 포함하는 것을 특징으로 하는 클램프 회로.
  4. 제1항에 있어서, 상기 제어 가능한 전류원은, 상기 비교기에 결합된 제어 전극, 공급 전위의 소스와 한 단자 사이에 결합된 주 전도 경로를 갖는 트랜지스터와, 상기 단자와 상기 신호 출력 단자 사이에 결합된 저항성 수단을 포함하는 것을 특징으로 하는 클램프 회로.
  5. 제4항에 있어서, 상기 저항성 수단은 전도로 바이어스된 전계 효과 트랜지스터 전승 게이트를 포함하는 것을 특징으로 하는 클램프 회로.
  6. 제2항에 있어서, 상기 비교기와 상기 제어 가능한 전류원 사이에 결합된 한 저역 통과 필터를 포함하는 것을 특징으로 하는 클램프 회로.
  7. 제6항에 있어서, 상기 제어 가능한 전류원은, 상기 비교기에 결합된 제어 전극과, 한 공급 전위의 소스와 한 단자 사이에 결합딘 주 전도 경로를 갖는 트랜지스터와, 상기 단자와 상기 신호 단자 사이에 결합된 저항성 수단을 포함하는 것을 특징으로 하는 클램프 회로.
  8. 제7항에 있어서, 상기 저항성 수단은 전도로 바이어스된 전계 효과 트랜지스터 전승 게이트를 포함하는 것을 특징으로 하는 클램프 회로.
  9. 제6항에 있어서, 상기 제어 가능한 전류원은, 상기 비교기에 결합된 제어 단자, 상기 기준 전위의 소스에 결합된 제1입력 단자와, 제2입력 단자 및 출력 단자를 갖는 게이트된 증폭기, 제2입력과 상기 게이트된 증폭기의 출력 단자에 결합된 저항성 수단과, 상기 게이트된 증폭기의 제2입력 단자와 상기 저항성 수단의 상호 접속을 상기 신호 출력 단자에 결합시키기 위한 수단을 포함하는 것을 특징으로 하는 클램프 회로.
  10. 제1항에 있어서, 상기 제어 가능한 전류원은, 상기 비교기에 결합된 제어 단자, 상기 기준 전위의 소스에 결합된 제1입력 단자와, 제2입력 단자 및 출력단자를 갖는 게이트된 증폭기, 상기 게이트된 증폭기의 출력 단자와 제2입력 사이에 결합된 저항성 수단과, 상기 게이트된 증폭기의 제2입력 단자와 상기 저항성 수단의 상호 접속을 상기 신호 출력 단자에 결합시키기 위한 수단을 포함하는 것을 특징으로 하는 클램프 회로.
  11. 제10항에 있어서, 상기 출력 단자에 결합된 출력 단자를 가지며, 상기 기준 전위가 소정의 극성 감지로 저역 통과 필터에 의해 제공된 신호와 다르도록 상기 신호 출력 단자에 상기 전위를 설정하는 방향으로 일정한 전류를 계속 제공하기 위한 일정한 전류원을 포함하는 것을 특징으로 하는 클램프 회로.
  12. 제10항에 있어서, 상기 제어 가능한 전류원과 상기 비교기 사이에 결합된 저역 통과 필터를 포함하는 것을 특징으로 하는 클램프 회로.
  13. 제1항 또는 제12항에 있어서, 상기 기준 전위의 소스는 프로그램될 수 있는 것을 특징으로 하는 클램프 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910000590A 1990-01-19 1991-01-16 클램프 회로 Expired - Fee Related KR100227709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US467,608 1990-01-19
US07/467,608 US5027017A (en) 1990-01-19 1990-01-19 Sync tip clamp circuitry

Publications (2)

Publication Number Publication Date
KR910015167A true KR910015167A (ko) 1991-08-31
KR100227709B1 KR100227709B1 (ko) 1999-11-01

Family

ID=23856380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000590A Expired - Fee Related KR100227709B1 (ko) 1990-01-19 1991-01-16 클램프 회로

Country Status (11)

Country Link
US (1) US5027017A (ko)
EP (1) EP0437945B1 (ko)
JP (1) JP3225053B2 (ko)
KR (1) KR100227709B1 (ko)
CN (1) CN1026842C (ko)
CA (1) CA2031082A1 (ko)
DE (1) DE69030569T2 (ko)
ES (1) ES2100168T3 (ko)
FI (1) FI102999B1 (ko)
MY (1) MY104551A (ko)
SG (1) SG97736A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343255A (en) * 1992-09-17 1994-08-30 Thomson Consumer Electronics, Inc. Video processing circuit with IF AGC loop, auxiliary video clamp and shared reference voltage source formed on common integrated circuit
FR2705520B1 (fr) * 1993-05-19 1995-08-04 Sgs Thomson Microelectronics Dispositif d'ajustement du niveau du noir d'un signal vidéo.
US5418410A (en) * 1993-05-25 1995-05-23 Motorola, Inc. Leading edge blanking circuit
JP3384045B2 (ja) * 1993-07-27 2003-03-10 ソニー株式会社 シンクチップクランプ／同期分離回路
US5410366A (en) * 1993-11-01 1995-04-25 Motorola, Inc. Circuit and method of clamping a video signal with first and second current sources
GB9417418D0 (en) * 1994-08-30 1994-10-19 Plessey Semiconductors Ltd Semiconductor circuit arrangement
EP0700200A3 (en) * 1994-08-30 1996-07-10 Plessey Semiconductors Ltd Video Synchronization Signal Peak Lockout Circuit
KR960028179A (ko) * 1994-12-06 1996-07-22 조셉 제이 락스 적응 동기 신호 분리기
US5841488A (en) * 1995-12-28 1998-11-24 Thomson Consumer Electronics, Inc. Multiple video input clamping arrangement
DE19637312A1 (de) 1996-09-12 1998-03-19 Bosch Gmbh Robert Verfahren zur Kontrolle der Verbindungen eines Übertragungssystems und Komponente zur Durchführung des Verfahrens
US6184742B1 (en) * 1996-09-26 2001-02-06 U.S. Philips Corporation Current distribution circuit having an additional parallel DC-current sinking branch
DK0972347T3 (da) * 1997-04-04 2004-08-30 Gennum Corp Seriel digital datakommunikationsmodtager med automatisk kabelmodforvrænger, automatisk forstærkningsreguleringssystem og DC-genindsætter
CA2201834A1 (en) * 1997-04-04 1998-10-04 Gennum Corporation Serial digital data communications receiver with improved automatic cable equalizer, agc system, and dc restorer
WO1998057431A1 (de) * 1997-06-09 1998-12-17 Siemens Aktiengesellschaft Integrierte schaltungsanordnung
JP3127878B2 (ja) * 1998-03-18 2001-01-29 日本電気株式会社 クランプ回路
US6130719A (en) * 1998-09-04 2000-10-10 Telecruz Technology, Inc. Method and apparatus for accurately recovering the synchronization signals contained in composite video signals
JP2002118443A (ja) * 2000-10-06 2002-04-19 Niigata Seimitsu Kk フィルタ回路
GB0101759D0 (en) * 2001-01-23 2001-03-07 Toumaz Technology Ltd Circuit
US7065134B2 (en) 2001-08-27 2006-06-20 Gennum Corporation Adaptive equalizer with large data rate range
US6956914B2 (en) 2001-09-19 2005-10-18 Gennum Corporation Transmit amplitude independent adaptive equalizer
EP1491014B1 (en) 2002-03-15 2008-10-01 Gennum Corporation System and method for compensating line losses over a digital visual interface (dvi) link
US7375572B2 (en) 2005-07-05 2008-05-20 Mediatek Inc. Clamping circuit
CN101415070B (zh) * 2007-10-16 2010-10-27 瑞昱半导体股份有限公司 同步信号撷取器
JP5121502B2 (ja) * 2008-02-27 2013-01-16 キヤノン株式会社 直流電流除去回路
WO2009123227A1 (ja) * 2008-03-31 2009-10-08 高周波熱錬株式会社 鋼材、鋼材の製造方法及び鋼材の製造装置
US8063688B2 (en) * 2009-01-21 2011-11-22 Texas Instruments Incorporated AC clamp circuit for video applications
CN103475801A (zh) * 2012-06-06 2013-12-25 比亚迪股份有限公司 一种信号箝位装置
CN108650436A (zh) * 2018-07-04 2018-10-12 无锡思泰迪半导体有限公司 一种集成比较器的滤波器结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2507231B1 (de) * 1975-02-20 1976-05-20 Bosch Gmbh Robert Schaltungsanordnung zur Wiedereinfuehrung des Gleichspannungsanteils in einem Videosignal
NL7901722A (nl) * 1979-03-05 1980-09-09 Philips Nv Klemschakeling voor een videosignaal.
DE3214756C2 (de) * 1981-05-02 1991-10-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels
NL8200670A (nl) * 1982-02-19 1983-09-16 Philips Nv Voorversterker.
US4481433A (en) * 1982-07-29 1984-11-06 Rca Corporation Voltage clamp circuit utilizing an active device
US4513321A (en) * 1982-10-29 1985-04-23 Rca Corporation Black level clamp for television signals
DE3242127A1 (de) * 1982-11-13 1984-05-17 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zum betrieb einer bildroehre in einem fernsehempfaenger
JPS60117970A (ja) * 1983-11-30 1985-06-25 Canon Inc クランプ回路
US4644198A (en) * 1984-10-31 1987-02-17 Rca Corporation Signal clamp
US4729026A (en) * 1985-05-21 1988-03-01 Citizen Watch Co., Ltd. Auto-pedestal level clamp circuit
JPS6223224A (ja) * 1985-07-22 1987-01-31 Oki Electric Ind Co Ltd デイジタル中継器用直流再生回路
DE3625702A1 (de) * 1986-07-30 1988-02-11 Siemens Ag Schaltungsanordnung zum klemmen von videosignalen
US4859871A (en) * 1987-02-13 1989-08-22 Fujitsu Limited Voltage level setting circuit

Also Published As

Publication number Publication date
SG97736A1 (en) 2003-08-20
US5027017A (en) 1991-06-25
MY104551A (en) 1994-04-30
CN1053522A (zh) 1991-07-31
ES2100168T3 (es) 1997-06-16
FI102999B (fi) 1999-03-31
DE69030569T2 (de) 1997-08-07
FI910156L (fi) 1991-07-20
CN1026842C (zh) 1994-11-30
FI102999B1 (fi) 1999-03-31
FI910156A0 (fi) 1991-01-11
EP0437945A1 (en) 1991-07-24
EP0437945B1 (en) 1997-04-23
CA2031082A1 (en) 1991-07-20
DE69030569D1 (de) 1997-05-28
KR100227709B1 (ko) 1999-11-01
JPH04212570A (ja) 1992-08-04
JP3225053B2 (ja) 2001-11-05

Similar Documents

Publication Publication Date Title
KR910015167A (ko) 클램프 회로
KR910006732A (ko) 전류검출회로
KR970701467A (ko) 터미네이션 망 및 제어회로(a termination metwork and a control circuit)
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR930008554A (ko) 콤페레이터
KR890004485A (ko) 트랙-앤드-홀드 증폭기
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR870002509A (ko) 온라인 직렬통신 인터페이스
KR910003989A (ko) 전화 선로 직류 폐회로 조정기
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
CH631047B (fr) Amplificateur pour signaux alternatifs.
KR940023060A (ko) 입력회로
KR940008262A (ko) 시모스(cmos)입력단
KR860003741A (ko) 클램프 회로
KR910019319A (ko) 공급 전류 보상 회로 장치
KR880011996A (ko) 차동증폭기
KR850007346A (ko) 빔전류 제어장치
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
KR900001117A (ko) 자동 이득 제어회로
KR910017734A (ko) 전자기기장치
KR920020831A (ko) 차동 증폭기
KR910002125A (ko) 반도체 소자 구동 회로
KR910017735A (ko) 증폭기 장치
KR900012425A (ko) 게이트 발전기

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910116

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19910116

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981230

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990526

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990805

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990806

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020712

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030711

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040705

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20050706

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20050706

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070710